

CHALMERS  
UNIVERSITY OF TECHNOLOGY

# Digital- och datorteknik



Föreläsning #15

Biträdande professor Jan Jonsson

Institutionen för data- och informationsteknik  
 Chalmers tekniska högskola

CHALMERS  
UNIVERSITY OF TECHNOLOGY


## FLIS-processorn

Dataväg med pekarregister och stackpekare:

I vår sjunde, och slutliga, version av datavägen har vi fått ytterligare tre pekarregister: X, Y och SP.

Register X och Y används generellt till att referera till datastrukturer i primärminnet, t ex listor, tabeller eller köer.

Stackpekaren, SP, används som referens till en datastruktur, kallad "stacken", där temporära variabler och programflödesadresser lagras.




CHALMERS  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

OE<sub>X</sub>, OE<sub>Y</sub> och OE<sub>SP</sub> väljer om innehållet i respektive register skall läggas ut på bussen.

LD<sub>X</sub>, LD<sub>Y</sub> och LD<sub>SP</sub> väljer om respektive register skall uppdateras eller ej.






CHALMERS  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Operationer på "stacken" sker så ofta att man har speciella styr signaler för att ändra värdet på SP.

INC<sub>SP</sub> och DEC<sub>SP</sub> anger om värdet i SP skall ökas resp. minskas med 1.





**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

**FLIS-processorn**

**Programmerarens modell av datorn:**

Operationer på datavägen ges med hjälp av ett maskinspråk, vilket är en uppsättning maskininstruktioner (binära kodord) som är avsedda att avkodas av datorn. Den, för människan, läsbara representationen av ett maskinspråk kallas assemblerspråk.

För att reducera mängden detaljer, och därmed också reducera risken för att införa fel, kan den som programmerar datorn med hjälp av maskinspråk bara direkt referera till en delmängd av datavägens register.

|   |   |   |   |   |   |   |   |    |                |   |   |   |   |   |   |                   |
|---|---|---|---|---|---|---|---|----|----------------|---|---|---|---|---|---|-------------------|
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | A  | Akkumulatör    |   |   |   |   |   |   |                   |
|   |   |   |   |   |   |   |   | X  | Adressregister |   |   |   |   |   |   |                   |
|   |   |   |   |   |   |   |   | Y  | Adressregister |   |   |   |   |   |   |                   |
|   |   |   |   |   |   |   |   | PC | Programräknare |   |   |   |   |   |   |                   |
|   |   |   |   |   |   |   |   | SP | Stackpekare    |   |   |   |   |   |   |                   |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | 0  | 0              | 0 | 1 | N | Z | V | C | CC, Flaggregister |

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

**FLIS-processorn**

**Var lagrar vi instruktionerna?**

*Sett från programmerarens perspektiv:*

Ett datorprogram består av sekvenser av maskininstruktioner. Maskininstruktionerna lagras i primärminnet, i enlighet med Turings/von Neumanns "det lagrade programmets princip".

*Sett från datavägens perspektiv:*

Till varje operationskod i en maskininstruktion hör en sekvens av RTN-operationer (styrsignaler). RTN-operationerna lagras i den automatiska styrenheten, och utgör för programmeraren en icke-synlig och icke-modifierbar del av datorns hårdvara.

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Den automatiska styrenhetens tre faser:

- **Återställningsfas (RESET):** Adressen till programmets första maskininstruktion hämtas från datorns resetvektor (minnescellen på adress  $FF_{16}$ ) och lagras i PC.
- **Hämtfas (FETCH):** En operationskod hämtas (från den minnescell vars adress ligger i PC) och lagras i register I.
- **Utförandefas (EXECUTE):** Innehållet i register I (en operationskod) avkodas och den till operationskoden tillhörande sekvensen av RTN-operationer genomlöps.

Om styrenheten skall fungera som tänkt måste minnet alltså innehålla

1. adressen till första maskininstruktion i minnescellen på adress  $FF_{16}$
2. en maskininstruktion i varje minnescell vars adress kan komma att lagras i PC

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Den automatiska styrenhetens tre faser:

Sekvensnätet som realiserar styrenhetens tre faser har följande tillståndsgraf:

Tillstånd  $Q_0$ ,  $Q_1$  och  $Q_2$  motsvarar RESET-fasen  
 Tillstånd  $Q_3$  motsvarar FETCH-fasen  
 Tillstånd  $Q_4 \dots Q_{15}$  reserveras för de sekvenser av RTN-operationer som utförs i EXECUTE-fasen för aktuell maskininstruktion

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Den automatiska styrenhetens tre faser:

Sekvensnätet som realiserar styrenhetens tre faser har följande tillståndsgraf:

Tillstånd  $Q_0$ ,  $Q_1$  och  $Q_2$  motsvarar RESET-fasen  
 Tillstånd  $Q_3$  motsvarar FETCH-fasen  
 Tillstånd  $Q_4 \dots Q_{15}$  reserveras för de sekvenser av RTN-operationer som utförs i EXECUTE-fasen för aktuell maskininstruktion

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Hur genereras styrsignalerna (RTN-operationerna)?

Styrsignalerna till datavägen genereras av ett kombinatoriskt nät som har följande insignaler:

- Tillståndssignalerna i sekvensnätet
- Innehållet i register I (= nuvarande maskininstruktionens operationskod)
- Datavägens flaggbitar

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Hur genereras styrsignalerna (RTN-operationerna)?

Insignalerna till styrenhetens kombinatoriskt nät genererar i sin tur, via olika avkodare, ett antal interna generatorsignaler.

Generatorsignalerna kombineras via AND/OR-nät så att en viss styrsignal aktiveras för en viss instruktion  $I_x$  vid ett visst tillstånd  $Q_y$ .

Styrsignaler kan även aktiveras enbart för en viss kombination av flaggbitar (vid villkorliga hoppinstruktioner).

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

### Adresseringsmetoder

En maskininstruktion adresseringsmetod ges av instruktionens operationskod, och uttrycker läge ("source" & "destination") eller värde för instruktionens operander.

Adresseringsmetoden påverkar därför

- # bytes som behövs för att lagra maskininstruktionen i minnet
- längden (# klockcykler) på den sekvens av tillstånd som maskininstruktionen utnyttjar i styrenhetens EXECUTE-fas

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

Se sidan 11 i "Instruktionslista för FLISP"

| OP    | OP    | OP  | OP   | OP   | OP   | OP   | OP   | OP    | OP    | OP    | OP    | OP    | OP    | OP  | OP  | OP  | OP  | OP  | OP  | OP  |
|-------|-------|-----|------|------|------|------|------|-------|-------|-------|-------|-------|-------|-----|-----|-----|-----|-----|-----|-----|
| NOP   | PSHA  | BSR | STX  | STX  | STX  | STX  | STX  | STX   | LDX   | LDX   | LDX   | LDX   | LDX   | LDA | LDA | LDA | LDA | LDA | LDA | LDA |
| ANDCA | PSHW  | BRN | STY  | STY  | STY  | STY  | STY  | LDY   | LDY   | LDY   | LDY   | LDY   | LDY   | STA | STA | STA | STA | STA | STA | STA |
| ORCC  | PSHW  | IMI | STSP | STSP | STSP | STSP | STSP | LDSB  | LDSB  | LDSB  | LDSB  | LDSB  | LDSB  | STA | STA | STA | STA | STA | STA | STA |
| PSHCC | SPL   | JMP | RTS  | JMP  | JMP  | JMP  | JMP  | SBCA  | SBCA  | SBCA  | SBCA  | SBCA  | SBCA  | STA | STA | STA | STA | STA | STA | STA |
| PLA   | NEG   | ERR | RTI  | JSR  | JSR  | JSR  | JSR  | SUBA  | SUBA  | SUBA  | SUBA  | SUBA  | SUBA  | STA | STA | STA | STA | STA | STA | STA |
| CLRA  | PULX  | BNE | CLR  | CLR  | CLR  | CLR  | CLR  | ADCA  | ADCA  | ADCA  | ADCA  | ADCA  | ADCA  | STA | STA | STA | STA | STA | STA | STA |
| NEGA  | PULY  | BVS | NEG  | NEG  | NEG  | NEG  | NEG  | ADDA  | ADDA  | ADDA  | ADDA  | ADDA  | ADDA  | STA | STA | STA | STA | STA | STA | STA |
| INCA  | RILCC | BVC | INC  | INC  | INC  | INC  | INC  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | STA | STA | STA | STA | STA | STA | STA |
| DECA  | TRAC  | BCS | DEC  | DEC  | DEC  | DEC  | DEC  | BITA  | BITA  | BITA  | BITA  | BITA  | BITA  | STA | STA | STA | STA | STA | STA | STA |
| TSTA  | TRCA  | BCC | TST  | TST  | TST  | TST  | TST  | ANDA  | ANDA  | ANDA  | ANDA  | ANDA  | ANDA  | STA | STA | STA | STA | STA | STA | STA |
| COMA  | TRX   | BH  | COM  | COM  | COM  | COM  | COM  | ORA   | ORA   | ORA   | ORA   | ORA   | ORA   | STA | STA | STA | STA | STA | STA | STA |
| LSLA  | TRYS  | BLS | LSL  | LSL  | LSL  | LSL  | LSL  | EORA  | EORA  | EORA  | EORA  | EORA  | EORA  | STA | STA | STA | STA | STA | STA | STA |
| LSRA  | TRXS  | BHS | LSR  | LSR  | LSR  | LSR  | LSR  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | STA | STA | STA | STA | STA | STA | STA |
| ROLA  | TRS   | BSE | ROL  | ROL  | ROL  | ROL  | ROL  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | STA | STA | STA | STA | STA | STA | STA |
| RORA  | TRYS  | BLE | ROR  | ROR  | ROR  | ROR  | ROR  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | CMPS  | STA | STA | STA | STA | STA | STA | STA |
| ASRA  | TRSLT | BLT | ASR  | ASR  | ASR  | ASR  | ASR  | EXGAC | EXGAC | EXGAC | EXGAC | EXGAC | EXGAC | STA | STA | STA | STA | STA | STA | STA |

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

### Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

#### Inherent

Information om operandens nya värde anges av själva operationskoden.

T ex: CLA            0 → A  
 INCA            A + 1 → A

#### Immediate

Operandens värde anges av instruktionens operandinfo.

T ex: LDA #\$FF    FF<sub>16</sub> → A

CHALMERS  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

**Absolute** (kallas ibland "direct")

Operandens, eller hoppdestinationens, läge i primärminnet (den s k effektivadressen, EA) anges av instruktionens operandinfo.

T ex: LDA \$FF    M( $FF_{16}$ ) → A  
      JMP \$58     $58_{16}$  → PC

**Indirect**

I denna adresseringsmod (som dock ej finns på FLISP) anger operandinfo en adress i primärminnet där effektivadressen kan hämtas.

CHALMERS  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

**PC relative**

EA utgörs av PC-registrets nuvarande värde plus en offset (i 2-komplementform). Värdet på offset anges av operandinfo.

T ex: BRA L1

*Egentligen lyder instruktionen:*

*'BRA offset' där offset = { EA för L1 } – { värde i register PC }*

Genom att ange hoppdestinationen relativt PC-registret kan programkoden placeras på godtycklig plats i minnet, s k positionsberoende kod.

CHALMERS  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

**Register indirect**

EA utgörs av en basadress plus en eventuell offset (i 2-komplementform). Varifrån basadress och offset hämtas anges av instruktionens operationskod och operandinfo.

Ett av registren X, Y och SP måste ingå i beräkningen av EA. Dessutom kan en konstant (för X, Y och SP) eller innehållet i register A (för X och Y) ingå.

CHALMERS  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

**Register indirect (forts.)**

Ett av registren X, Y och SP måste ingå i beräkningen av EA. Dessutom kan en konstant (för X, Y och SP) eller innehållet i register A (för X och Y) ingå.

Exempel:

STA 2,X    EA = { värde i register X } + 2 ; A → M(EA)  
LDSP A,Y    EA = { värde i register Y } + { värde i register A } ; M(EA) → SP  
LEASP -8,SP    EA = { värde i register SP } – 8 ; EA → SP  
JMP 0,X    EA = { värde i register X } + 0 ; EA → PC

**CHALMERS**  
UNIVERSITY OF TECHNOLOGY

## FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

Register indirect (forts.)

Observera att såväl ett register som en konstant kan utgöra basadress.

Exempel:

LDA \$80,X    basadress = { konstanten 80<sub>16</sub> }; offset = { värde i register X }

LEAX A,Y    basadress = { värde i register A }; offset = { värde i register Y }

LEASP -8,SP    basadress = { värde i register SP }; offset = { konstanten -8 }