


Digital- och datorteknik



Föreläsning #15

Biträdande professor Jan Jonsson

Institutionen för data- och informationsteknik
Chalmers tekniska högskola


FLIS-processorn

Dataväg med pekarregister och stackpekare:

I vår sjunde, och slutliga, version av datavägen har vi fått ytterligare tre pekarregister: X, Y och SP.

Register X och Y används generellt till att referera till datastrukturer i primärminnet, t ex listor, tabeller eller köer.


Stackpekaren, SP, används som referens till en datastruktur, kallad "stacken", där temporära variabler och programflödesadresser lagras.



g_{13} och g_{12} anger vilket av pekarregistren X, Y, SP, eller PC som adresserar minnet när $g_{14} = 0$.

FLIS-processorn

g_{14} anger om minnet skall adresseras via TA ($g_{14}=1$) eller via något av de andra pekarregistren ($g_{14} = 0$).




FLIS-processorn

Programmerarens modell av datorn:

Operationer på datavägen ges med hjälp av ett maskinspråk, vilket är en uppsättning maskininstruktioner (binära kodord) som är avsedda att avkodas av datorn. Den, för människan, läsbara representationen av ett maskinspråk kallas assemblerspråk.

För att reducera mängden detaljer, och därmed också reducera risken för att införa fel, kan den som programmerar datorn med hjälp av maskinspråk bara direkt referera till en delmängd av datavägens register.



FLIS-processorn

Var lagrar vi instruktionerna?

Sett från programmerarens perspektiv:

Ett datorprogram består av sekvenser av maskininstruktioner.

Maskininstruktionerna lagras i primärminnet, i enlighet med Turings/von Neumanns ”det lagrade programmets princip”.

Sett från datavägens perspektiv:

Till varje operationskod i en maskininstruktion hör en sekvens av RTN-operationer (styr signaler).

RTN-operationerna lagras i den automatiska styrenheten, och utgör för programmeraren en icke-synlig och icke-modifierbar del av datorns hårdvara.

FLIS-processorn

Den automatiska styrenhetens tre faser:

- Återställningsfas (RESET): Adressen till programmets första maskininstruktion hämtas från datorns resetvektor (minnescellen på adress FF_{16}) och lagras i PC.
- Hämtfas (FETCH): En operationskod hämtas (från den minnescell vars adress ligger i PC) och lagras i register I.
- Utförandefas (EXECUTE): Innehållet i register I (en operationskod) avkodas och den till operationskoden tillhörande sekvensen av RTN-operationer genomlöps.


Om styrenheten skall fungera som tänkt måste minnet alltså innehålla

1. adressen till första maskininstruktion i minnescellen på adress FF_{16}
2. en maskininstruktion i varje minnescell vars adress kan komma att lagras i PC

FLIS-processorn

Den automatiska styrenhetens tre faser:

Sekvensnätet som realiserar styrenhetens tre faser har följande tillståndsgraf:



Tillstånd Q_0 , Q_1 och Q_2 motsvarar RESET-fasen


Tillstånd Q_3 motsvarar FETCH-fasen

Tillstånd $Q_4 \dots Q_{15}$ reserveras för de sekvenser av RTN-operationer som utförs i EXECUTE-fasen för aktuell maskininstruktion

FLIS-processorn

Den automatiska styrenhetens tre faser:

Sekvensnätet som realiserar styrenhetens tre faser har följande tillståndsgraf:



Tillstånd Q_0 , Q_1 och Q_2 motsvarar RESET-fasen

Tillstånd Q_3 motsvarar FETCH-fasen


Tillstånd $Q_4 \dots Q_{15}$ reserveras för de sekvenser av RTN-operationer som utförs i EXECUTE-fasen för aktuell maskininstruktion

FLIS-processorn

Hur genereras styrsignalerna (RTN-operationerna)?

Styrsignalerna till datavägen genereras av ett kombinatoriskt nät som har följande insignaler:



- Tillståndssignalerna i sekvensnätet
- Innehållet i register I
(= nuvarande maskininstruktionens operationskod)
- Datavägens flaggbitar




FLIS-processorn

Hur genereras styrsignalerna (RTN-operationerna)?

Insignalerna till styrenhetens kombinatoriskt nät genererar i sin tur, via olika avkodare, ett antal interna generatorsignaler.






I(8)



Generatorsignalerna kombineras via AND/OR-nät så att en viss styrsignal aktiveras för en viss instruktion I_x vid ett visst tillstånd Q_y .

Styrsignaler kan även aktiveras enbart för en viss kombination av flaggbitar (vid villkorliga hoppinstruktioner).




FLIS-processorn

Adresseringsmetoder

En maskininstruktions adresseringsmetod ges av instruktionens operationskod, och uttrycker läge ("source" & "destination") eller värde för instruktionens operander.

Adresseringsmetoden påverkar därför

- # bytes som behövs för att lagra maskininstruktionen i minnet
- längden (# klockcykler) på den sekvens av tillstånd som maskininstruktionen utnyttjar i styrenhetens EXECUTE-fas



Se sidan 11 i
”Instruktionslista för FLISP”

00	2	10	3	20	5	30	3	40	3	50	3	60	3	70	3	80	3	90	2	A0	3	B0	3	C0	3	D0	3	E0		F0	2		
NOP		PSHA		BSR		STX		STX		STX		STX		STX		STX		LDX		LDX		LDX		LDX		LDX				LDA	2		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2			im	2		
01	4	11	3	21	4	31	3	41	3	51	3	61	3	71	3	81	3	91	2	A1	3	B1	3	C1	3	D1	3	E1	3	F1	3		
ANDCC		PSHX		BRA		STY		STY		STY		STY		STY		LDY		LDY		LDY		LDY		LDY		LDY		STA		LDA	3		
im	2	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	ab	2	ab	2		
02	4	12	3	22	4	32	3	42	3	52	3	62	3	72	3	82	3	92	2	A2	3	B2	3	C2	3	D2	3	E2	3	F2	3		
ORCC		PSHY		BMI		STSP		STSP		STSP		STSP		STSP		LDSP		LDSP		LDSP		LDSP		LDSP		LDSP		STA		LDA	3		
im	2	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	ns	2	ns	2		
03		13	3	23	4	33	2	43	2	53	4	63	4	73	4	83	4	93	4	A3	5	B3	5	C3	5	D3	5	E3	3	F3	3		
		PSHCC		BPL		JMP		RTS		JMP		JMP		JMP		JMP		SBCA		SBCA		SBCA		SBCA		SBCA		STA		LDA	3		
		ih	1	pc	2	ab	2	ih	1	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	nx	2	nx	2		
04		14	3	24	4	34	4	44	6	54	5	64	5	74	5	84	5	94	4	A4	5	B4	5	C4	5	D4	5	E4	3	F4	3		
		PULA		BEQ		JSR		RTI		JSR		JSR		JSR		SUBA		SUBA		SUBA		SUBA		SUBA		SUBA		STA		LDA	3		
		ih	1	pc	2	ab	2	ih	1	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	ax	1	ax	1		
05	3	15	3	25	4	35	3	45	3	55	3	65	3	75	3	85	3	95	4	A5	5	B5	5	C5	x	D5	5	E5	4	F5	4		
CLRA		PULX		BNE		CLR		CLR		CLR		CLR		CLR		ADCA		ADCA		ADCA		ADCA		ADCA		ADCA		STA		LDA	4		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	x+	1	x+	1		
06	3	16	3	26	4	36	4	46	4	56	4	66	4	76	4	86	4	96	4	A6	5	B6	5	C6	5	D6	5	E6	4	F6	4		
NEGA		PULY		BVS		NEG		NEG		NEG		NEG		NEG		ADDA		ADDA		ADDA		ADDA		ADDA		ADDA		STA		LDA	4		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	x-	1	x-	1		
07	3	17	3	27	4	37	4	47	4	57	4	67	4	77	4	87	4	97	3	A7	4	B7	4	C7	4	D7	4	E7	4	F7	4		
INCA		PULCC		BVC		INC		INC		INC		INC		INC		CMPA		CMPA		CMPA		CMPA		CMPA		CMPA		STA		LDA	4		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	+	1	+	1		
08	3	18	2	28	4	38	4	48	4	58	4	68	4	78	4	88	4	98	3	A8	4	B8	4	C8	4	D8	4	E8	4	F8	4		
DECA		TFR A,C		BCS		DEC		DEC		DEC		DEC		DEC		BITA		BITA		BITA		BITA		BITA		BITA		STA		LDA	4		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	-	1	-	1		
09	2	19	2	29	4	39	3	49	3	59	3	69	3	79	3	89	3	99	4	A9	5	B9	5	C9	5	D9	5	E9	3	F9	3		
TSTA		TFR C,A		BCC		TST		TST		TST		TST		TST		TST		ANDA		ANDA		ANDA		ANDA		ANDA		STA		LDA	3		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	ny	2	ny	2		
0A	3	1A	2	2A	4	3A	4	4A	4	5A	4	6A	4	7A	4	8A	4	9A	4	AA	5	BA	5	CA	5	DA	5	EA	3	FA	3		
COMA		TFR X,Y		BHI		COM		COM		COM		COM		COM		ORA		ORA		ORA		ORA		ORA		ORA		STA		LDA	3		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	ay	1	ay	1		
0B	3	1B	2	2B	4	3B	4	4B	4	5B	4	6B	4	7B	4	8B	4	9B	4	AB	5	BB	5	CB	5	DB	5	EB	4	FB	4		
LSLA		TFR Y,X		BLS		LSL		LSL		LSL		LSL		LSL		EORA		EORA		EORA		EORA		EORA		EORA		STA		LDA	4		
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	y+	1	y+	1		
0C	3	1C	2	2C	4	3C	4	4C	4	5C	4	6C	4	7C	4	8C	4	9C	3	AC	4	BC	4	CC	4	DC	4	EC	4	FC	4		
LSRA		TFR X,S		BGT		LSR		LSR		LSR		LSR		LSR		LSR		CMPX		CMPX		CMPX		CMPX		LEAX		LEAX		STA		LDA	4
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	ns	2	y-	1	y-	1
0D	3	1D	2	2D	4	3D	4	4D	4	5D	4	6D	4	7D	4	8D	4	9D	3	AD	4	BD	4	CD	4	DD	4	ED	4	FD	4		
ROLA		TFR S,X		BGE		ROL		ROL		ROL		ROL		ROL		ROL		CMPY		CMPY		CMPY		CMPY		LEAY		LEAY		STA		LDA	4
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	ny	2	ns	2	+	1	+	1		
0E	3	1E	2	2E	4	3E	4	4E	4	5E	4	6E	4	7E	4	8E	4	9E	3	AE	4	BE	4	CE	4	DE	4	EE	4	FE	4		
RORA		TFR Y,S		BLE		ROR		ROR		ROR		ROR		ROR		ROR		CMPSP		CMPSP		CMPSP		CMPSP		LEASP		LEASP		STA		LDA	4
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	im	2	ab	2	ns	2	nx	2	ny	2	-	1	-	1		
0F	3	1F	2	2F	4	3F	4	4F	4	5F	4	6F	4	7F	4	8F	4	9F	4	AF	4	BF	4	CF	4	DF		EF		FF			
ASRA		TFR S,Y		BLT		ASR		ASR		ASR		ASR		ASR		ASR		EXG A,C		EXG X,Y		EXG X,S		EXG Y,S									
ih	1	ih	1	pc	2	ab	2	ns	2	nx	2	ax	1	ny	2	ay	1	ih	1	ih	1	ih	1	ih	1								

FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

Inherent

Information om operandens nya värde anges av själva operationskoden.

Tex: CLA $0 \rightarrow A$
 INCA $A + 1 \rightarrow A$

Immediate

Operandens värde anges av instruktionens operandinfo.

Tex: LDA # $\$FF$ $FF_{16} \rightarrow A$

FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

Absolute (kallas ibland "direct")

Operandens, eller hoppdestinationens, läge i primärminnet (den s k effektivadressen, EA) anges av instruktionens operandinfo.

Ex: LDA \$FF $M(FF_{16}) \rightarrow A$
 JMP \$58 $58_{16} \rightarrow PC$

Indirect

I denna adresseringsmod (som dock ej finns på FLISP) anger operandinfo en adress i primärminnet där effektivadressen kan hämtas.

FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

PC relative

EA utgörs av PC-registrets nuvarande värde plus en offset (i 2-komplementform). Värdet på offset anges av operandinfo.

Ex: BRA L1

Egentligen lyder instruktionen:

'BRA offset' där offset = { EA för L1 } – { värde i register PC }

Genom att ange hoppdestinationen relativt PC-registret kan programkoden placeras på godtycklig plats i minnet, s k positionsberoende kod.

FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

Register indirect

EA utgörs av en basadress plus en eventuell offset (i 2-komplementform). Varifrån basadress och offset hämtas anges av instruktionens operationskod och operandinfo.

Ett av registren X, Y och SP måste ingå i beräkningen av EA. Dessutom kan en konstant (för X, Y och SP) eller innehållet i register A (för X och Y) ingå.

FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

Register indirect (forts.)

Ett av registren X, Y och SP måste ingå i beräkningen av EA. Dessutom kan en konstant (för X, Y och SP) eller innehållet i register A (för X och Y) ingå.

Exempel:

STA 2,X EA = { värde i register X } + 2 ; A → M(EA)

LDSP A,Y EA = { värde i register Y } + { värde i register A } ; M(EA) → SP

LEASP -8,SP EA = { värde i register SP } - 8 ; EA → SP

JMP 0,X EA = { värde i register X } + 0 ; EA → PC

FLIS-processorn

Adresseringsmetoder (se Instruktionslista för FLISP sid. 5-8)

Register indirect (forts.)

Observera att såväl ett register som en konstant kan utgöra basadress.

Exempel:

LDA \$80,X basadress = { konstanten 80_{16} }; offset = { värde i register X }

LEAX A,Y basadress = { värde i register A }; offset = { värde i register Y }

LEASP -8,SP basadress = { värde i register SP }; offset = { konstanten -8 }