

KOMPENDIUM

GRUNDLÄGGANDE DATORTEKNIK

FÖR HÖGSKOLANS INGENJÖRSUTBILDNINGAR

ROGER JOHANSSON
CHALMERS TEKNISKA HÖGSKOLA, 2013

Innehåll

Del 1: (detta häfte)

1. Introduktion till datortekniken
7. Dataväg, ALU och minne
8. Styrenheten

Del 2:

9. Assemblerprogrammering
10. Datorsystemet

1 Introduktion till datortekniken

Med ordet "dator" (från början benämningen *datamaskin*, härlett från latinets "datum"), menar vi i första hand en beräkningsmaskin, dvs. en apparat som utför räkneoperationer (aritmetiska operationer). Kanske är den engelska benämningen "computer" (ungefär *beräknare*) en bättre beteckning. Man kan säga att datorn föddes ur ett behov att utföra stora och komplicerade beräkningar snabbt och med stor noggrannhet. Dagens datorer har utvecklats till att vara en komponent i system som tillhandahåller funktioner som går långt utöver de jämförelsevis enkla beräkningsuppgifter de första datorerna var konstruerade att utföra. Ny *funktionalitet* tillhandahållen av datorsystem har gett oss den *tredje industriella revolutionen*. Datorn, som programmerbar maskin, har påverkat oss och våra levnadsbetingelser ännu mycket mer än någon tidigare teknisk innovation i historien.

Ett datorsystem består av *maskinvara* och *programvara*. I bland kallas det också för *hårdvara* respektive *mjukvara* (*hardware, software*). Uppdelningen är strukturell men inte funktionell, dvs., vi kan behandla och studera hårdvaran respektive mjukvaran för sig men det är alltid kombinationen av dessa som skapar möjlighet att tillhandahålla funktionalitet.

I detta läromedel studerar vi hur en dator är uppbyggd och hur den fungerar. Genom att stegvis bygga en enkel dator beskriver och förklarar vi grunderna för detta tämligen komplexa system. Samtidigt ges insikter i hur datorn, som programmerbar maskin, blir användbar först då den förses med ett *program*, dvs. en sekvens instruktioner som realiserar en lösningsmetod (*algoritm*). Detta utgör basen för dig som ämnar bli en god programmerare eftersom du kommer att bättre kunna inse såväl möjligheter som begränsningar dikterade av datorsystemets hårdvara. Du kan därefter själv tränga vidare in i teknikområdet och fortsätta med fördjupade studier inom datorarkitektur och elektronikkonstruktion om du så vill.


Datorsystem kan grovt indelas i tre olika kategorier baserat på användningsområde:

- *Persondatorer*, enkla stationära och bärbara datorer för generell användning men även specialiserade handhållna enheter, som "smarta" mobiltelefoner och "surfplattor".
- *Serversystem*, centralt baserade system oftast med mycket stor kommunikationsbandbredd för att möjliggöra samtidiga uppkopplingar mot många andra enheter, företrädesvis persondatorer. Serversystem används exempelvis för att tillhandahålla funktioner som säkerhetskopiering (cloud, drop-box) men även e-post och internet.
- *Styrsystem*, system för övervakning och styrning, den i särklass vanligast förekommande kategorin. Vi möter dessa system, oftast indirekt, hela tiden i vardagen, allt från enkla automatiskt öppningsbara dörrar till avancerade system för flygplan.



FIGUR 1.1 STATIONÄR, BÄRBAR OCH HANDHÅLLEN PERSONDATOR (MOBILTELEFON)

En övergripande beskrivning av ett datorsystem får man genom att detaljera de delsystem det är uppbyggt av. I figur 1.2 visas en konventionell blockbeskrivning av datorsystemets delar baserad på delsystemens funktioner. I figuren ges bland annat exempel på en rad olika typer av inmatningsenheter och utmatningsenheter. Pilarna illustrerar informationsflöden och huvudsakliga signalriktningar.




FIGUR 1.2 ÖVERGRIPANDE BESKRIVNING

Exempel 1.1 Signal kontra information


Tre olika signaler representerande färgerna rött, blått och grönt kan användas för att skapa miljontals olika nyanser. Proportionerna av rött, blått och grönt (intensiteter) utgörs av signaler medan den resulterande nyansen, presenterad på en bildskärm, utgör information.

Flera in- och utmatningsfunktioner kan också kombineras i en enda enhet, exempelvis utgör ju en så kallad pekplatta såväl en utmatningsenhet i form av *LCD-display* som en inmatningsenhet i form av en *touchscreen*. Det är vanligt att sådana delsystem i själva verket kan beskrivas som ytterligare ett datorsystem. Oftast behöver man inte känna till detaljer om hur delsystem som in- och utmatningsenheter är uppbyggda och man bestämmer i stället ett *gränssnitt* (interface) där såväl signalflöden som informationsflöden är definierade, se som exempel figur 1.3.




FIGUR 1.3 FUNKTIONEN "PEKPLATTA" AVGRÄNSAD SOM ETT DELSYSTEM

Strukturellt är de flesta datorsystem uppbyggda på ett mycket likartat sätt. Skillnader ligger huvudsakligen i vilka typer av in- och utmatningsenheter (*kringenheter*) de tillhandahåller samt deras prestanda i form av beräkningskapacitet och kommunikationshastigheter. En blockschematisk bild av en så kallad "smartphone" visas i figur 1.4, en snarlik bild i figur 1.5 illustrerar de väsentliga delsystemen i en bärbar persondator.



FIGUR 1.4 BLOCKSCHEMATISK BESKRIVNING AV EN MOBILTELEFON




FIGUR 1.5 BLOCKSCHEMATISK BESKRIVNING AV BÄRBAR PERSONDATOR ("LAPTOP")

Datorsystemets centrala delar, dvs. minnessystem och beräkningsenhet, förekommer i alla typer av datorer. I detta läromedel har vi därför valt att inledningsvis tona ned behandlingen av gränssnitt och kringenheter och förstå datorsystemets funktion och arbetssätt genom att studera ett enkelt styrsystem med speciell inriktning mot beräkningsenheten och de nödvändiga minnessystemen. Vi kommer därefter att översiktligt förbehandla principer för bättre prestanda och mer komplicerade kringenheter.

Det finns många typer av minnessystem för olika ändamål. Minnessystem indelas hierarkiskt baserat på åtkomsttid, dvs. ju snabbare man kan skriva/läsa data till/från ett minne, desto högre upp i minneshierarkin hamnar denna minnestyp. Den snabbaste minnestypen kallar vi *register*, därefter följer *primärminnen*, *sekundärminnen* och *tertiära minnen*. Det finns även olika typer av specialiserade beräkningsenheter, exempelvis speciellt utformade för att utföra bearbetningssekvenser för signalbehandling som att översätta ljud eller bildinformation "i realtid" till digital information ("signalprocessorer"). En annan typ av beräkningsenhet är specialiserad för beräkningar som inbegriper talvärden inom mycket stora talområden, så kallade "flyttal" (*floating point numbers*) osv. Den i särklass vanligaste beräkningsenheten i en dator är dock den som utför aritmetik- och logikoperationer på så kallade "heltal" och benämns *ALU* (*Arithmetic/Logic Unit*).

Den enhet som innehåller beräkningsenheter och ett mindre minnessystem kallas helt enkelt *centralenhet* (*Central Processing Unit*). Se figur 1.6 som beskriver en enkel centralenhet. En komplett centralenhet kan nu beskrivas av fyra delsystem:

- *ALU*, beräkningsenhet som kan utföra en rad olika heltalsoperationer
- *dataväg*, sammanfattande namn på minneselement som används tillsammans med beräkningsenheten för att, ofta under kort tid, lagra delresultat vid beräkningar. Datavägen är därför sammankopplad med *ALU:n*.
- *styrenhet*, vanligtvis den i särklass mest komplexa komponenten hos centralenheten. I styrenheten genereras signaler för att överföra minnesinnehåll i datavägen mellan register och *ALU*. Styrenheten genererar också signaler som bestämmer vilken operation *ALU:n* ska utföra. Styrenheten, i sin tur, genererar dessa styrsignaler baserat på ett *program*, med så kallade *maskininstruktioner*, speciellt utformade för den aktuella centralenheten.
- *extern kommunikation*, denna del av centralenheten används för kontrollera datalagring i minnet men även styra in- och utmatning i datorsystemet.



FIGUR 1.6 GRUNDLÄGGANDE FUNKTIONSBLOCK I EN CENTRALENHET

1.1 Beskrivningsnivåer

Kretsnivå

Ett datorsystem är i grunden uppbyggt av några få olika, tämligen enkla, kretselement som *transistorer*, *dioder*, *resistorer* och *kondensatorer*. Den lägsta nivåns beskrivning, *kretsnivån*, utgörs därför av kretsscheman som visar hur sådana komponenter kopplas samman för att bygga upp datorsystemet. Kunskaper i elektronikkonstruktion är vitala då det gäller att förstå olika prestandaegenskaper hos ett datorsystem, som exempelvis arbetstakt och energiförbrukning.

Logiknivå

På *logiknivån*, används kretselementen för att sätta samman *logikfunktioner* i form av komponenter som kallas *logikgrindar* och i grundläggande minnesfunktioner som komponenter vi kallar *vippor*. På logiknivå bygger vi *kombinatoriska nät* och *sekvensnät* med bland annat mer sammansatta och speciella funktioner som *register*, *ALU* och kretsar för att koppla signaler mellan dessa funktionsenheter.

Register-transfer-nivå

Beskrivningen av hur en enskild maskininstruktion utförs i centralenheten lämpar sig väl för *register-transfer-nivån*. På denna nivå beskrivs centralenheten med mer komplexa komponenter uppbyggda kring kombinatoriska nät och sekvensnät. Bilden av centralenheten börjar här ta form med komponenter som register, minne ALU och kopplingsvägar (bussar) mellan dessa enheter.


Maskinkod och assemblerkod

Maskinkod och assemblerkod är i allt väsentligt samma sak. Varje *assemblerinstruktion* motsvaras vanligtvis av exakt en *maskininstruktion* (även om undantag kan förekomma). I maskinkoden har en lång rad maskininstruktioner satts samman i sekvenser som, via styrenheten, bildar de signaler som krävs för att åstadkomma operationer i ALU:n och datakopiering i datavägen. Maskinkoden, som bara består av nollor och ettor, är praktiskt taget obegriplig för oss människor och vi använder därför assemblerspråket där vi gett varje maskininstruktion ett kort namn som direkt ger en association till vilken maskininstruktion det handlar om. På detta sätt blir assemblerprogrammet läsbart för oss. Ett assemblerprogram är anpassat för en speciell familj av centralenhet och kan normalt inte utnyttjas för en dator med en annan typ av centralenhet.

Specifikation och programkod

Mjukvaran i ett datorsystem består av ett program som på ett detaljerat sätt styr datorn att utföra dess uppgift. När man konstruerar ett program för en dator börjar man med att beskriva datorsystemets övergripande funktion i form av en *specifikation* av uppgiften och hur den kan lösas. Nästa steg blir att i detalj beskriva flödet i ett programspråk. Används ett standardiserat högnivåspråk som exempelvis C, C++ eller Java kan programmet senare användas på en mängd olika typer av datorer, vi säger då att programmet är *portabelt*. Det krävs då att man har tillgång till en *kompilator* som översätter programmet till ett assemblerprogram för just den typ av centralenhet som används i datorn.


Beskrivningsnivåerna kretsnivå, programkod och specifikation faller vid sidan av detta läromedels huvudinriktning. Vi kommer därför bara att behandla dessa kortfattat, vilket vi huvudsakligen gör i återstoden av detta inledningskapitel. Därefter ägnar vi oss framför allt åt de fyra mellersta beskrivningsnivåerna; Logiknivå, register-transfer-nivå, maskinkod och assemblerkod.



1.2 Kretsnivån, transistorn som omkopplare


En speciell typ av transistorer tillverkade i MOS-teknik (*Metal Oxide Silicon*) är speciellt väl lämpad för användning inom digital elektronik. För många ändamål kan man helt enkelt modellera MOS-transistorn som en enkel omkopplare.

Det finns två varianter, nMOS och pMOS, där skillnaden förenklat kan sägas vara att nMOS leder då GATE potentialen är hög medan pMOS leder då GATE-potentialen är låg. Se figur 1.7 i den förenklade modellen har MOS-transistorn tre kontaktpunkter, GATE (styre), SOURCE (källa) och DRAIN (avlopp). Styret bestämmer transistorens funktion, dvs. leda eller spärra, SOURCE syftar på laddningsbärarna som ska ledas vidare och DRAIN syftar på destinationen för dessa laddningsbärare. För nMOS transistorer är laddningsbärarna elektroner, medan pMOS transistorers laddningsbärare är det motsatta, dvs. ”hål”.



FIGUR 1.7 SYMBOLER FÖR MOS-TRANSISTOR

I den övre raden i figur 1.8 visas några symboler vi använder för att illustrera grundläggande principer bakom digitala kretsar. Under dessa symboler visas tre olika kopplingar som också förekommer. Koppling 1 är en trevägskorsning där punkterna A,B och C har kontakt med varandra. Koppling 2 illustrerar en korsning där punkterna A,D respektive B,C har kontakt. Det finns alltså *ingen förbindning* mellan exempelvis A,B (eller A,C). Slutligen i koppling 3 visas en fyrvägsanslutning där alla punkter A,B,C och D är förbundna med varandra.




FIGUR 1.8 SYMBOLER FÖR ELEKTRONISKEMAN

1.2.1 nMOS och pMOS-teknik

nMOS-transistorn betraktad som en omkopplare illustreras i figur 1.9. Till vänster i figuren visas hur en ledande transistor (GATE-nivån motsvarar V_{DD} potential) kan betraktas som en sluten omkopplare, utsignalen hamnar då på jordpotential.

Till höger i figuren visas hur en transistor som spärrar (GATE-nivån motsvarar GND-potential) motsvaras av en öppen omkopplare, utgången hamnar nu på V_{DD} potential.




FIGUR 1.9 NMOS-TRANSISTOR SOM OMKOPPLARE

I digitala system föredrar vi att arbeta med *logikvärden*, snarare än spänningar och strömmar. Logikvärdet kan vara *sant*, indikerat av talvärdet 1, respektive *falskt*, indikerat av talvärdet 0. Sambandet mellan elektrisk spänning och logikvärden ges av konvention, man måste alltså i sammanhanget ange vilket samband som används och följande samband är möjliga:

- *Aktiv hög logiknivå* innebär att spänningen V_{DD} motsvarar logikvärdet *sant*, medan 0 Volt motsvarar logikvärdet *falskt*.
- *Aktiv låg logiknivå* innebär det omvända, dvs V_{DD} motsvarar logikvärdet *falskt* medan 0 Volt motsvarar logikvärdet *sant*.


I detta studiematerial förutsätter vi alltid *aktiv hög logiknivå* om inget att sägs uttryckligt. För enkelhets skull använder vi dessutom hellre talvärdena 0 och 1, snarare än logikvärdena *falskt* och *sant*.

En transistorkoppling kan illustreras med ekvivalenta scheman där vi bytt ut transistorn mot en omkopplarfunktion. Till vänster i figur 1.10 illustreras hur kretsens ingång x, påförs talvärdet 1, i omkopplarschemat ser vi hur detta resulterar i att utgången u, kopplas direkt till jordpotential och har därmed talvärdet 0. På motsvarande sätt, till höger i figuren, då vi påförs talvärdet 0 på ingången, kopplas utgången, via ett belastningsmotstånd till V_{DD} , dvs. talvärdet 1.



FIGUR 1.10 EKVIVALENTA SCHEMAN

Resonemanget kring nMOS-transistorn är liknande för pMOS-transistorn, se figur 1.11, polariteterna för en ledande funktion är dock här omvänd.




FIGUR 1.11 PMOS-TRANSISTOR SOM OMKOPPLARE

En stor nackdel med såväl nMOS som pMOS är att kretsar med ledande transistorer drar ström även i stationärtillståndet. Framför allt för att komma tillrätta med den statiska strömförbrukningen används i stället nMOS/pMOS-transistorer i par, vi kallar detta CMOS-teknik.

1.2.2 CMOS-teknik


Digitala kretsfamiljer är ofta uppbyggda kring komplementär MOS-teknik (*Complementary MOS*). Fördelen med detta är att effektförbrukningen kan minskas genom att ström bara flyter genom kretsarna vid omslag. Följande enkla koppling (figur 1.12) illustrerar detta.



FIGUR 1.12 CMOS-KOPPLING

Eftersom insignalen är kopplad till båda transistorernas styren har vi alltså alltid stationärtillstånden att en transistor leder medan den andra transistoren spärrar. Utgångens nivå (spänningspotential) behålls i båda stationärtillstånden och laddningsförflyttningar ("strömförbrukning") sker enbart då insignalen ändras. Vi kan redan nu inse att digitala systems prestanda, dvs. beräkningskapacitet bland annat avgörs av hur ofta (snabbt) vi överför signalerna mellan kopplingar i systemet. Av detta följer direkt att ju snabbare system vi kräver, desto mer energi (elektrisk ström) måste vi kunna tillhandahålla. Detta som en konsekvens av att den högre arbetstakten (också kallad klockfrekvens) innebär fler omslag per tidsenhet.

Det ekvivalenta schemat (figur 1.13) kan användas för att analysera kopplingens överföringsfunktion, dvs. $u = f(x)$.



FIGUR 1.13 REALISERING AV LOGIKFUNKTIONEN ICKE

Eftersom signaler i digitala system endast kan ha två stationärtillstånd (V_{DD} eller GND), blir analysen enkel. Hela funktionen illustreras i en funktionstabell, figur 1.14 där de möjliga logikvärdena som kan påföras ingången listas tillsammans med de resulterande funktionsvärdena, dvs. logikvärdet på utgången. Denna krets realiserar exempelvis logikfunktionen ICKE (NOT).

Funktionstabell	
x	u = f(x)
0	1
1	0


FIGUR 1.14 FUNKTIONSTABELL, LOGISK FUNKTION NOT

7 Dataväg, ALU och minne

I detta kapitel ska vi detaljstuda komponenter som ingår i datorns centralenhet. Vi börjar beskriva en liten centralenhet som vi kallar FLIS (Flexible Instruction Set)-processorn. Vi kommer att beskriva de enklaste formerna av minne. Vi introducerar informellt RTN (*Register Transfer Notation*) ett enkelt skrivsätt som vi sedan kommer att använda för att beskriva de operationer som kan utföras i datavägen av centralenheten.

7.1 8-bitars register med LOAD och OUTPUT ENABLE

Den första komponenten vi detaljstuderar är ett 8-bitars minneselement, eller mera allmänt, *register* som används för att lagra data.



Med register R använder vi tre beteckningar:


- CP: *Clock Pulse*, kretsens klockgång.
- LD_R: *Load Enable R*, styrsignal för att kunna ladda register R
- OE_R: *Output Enable R*, styrsignal för att överföra innehållet i R till utgången.

FIGUR 7.1 ENKELT REGISTER SOM MINNESELEMENT

Signalen OE_R påverkar datavägen asynkront, dvs i samma ögonblick som den aktiveras kopplas också innehållet fram till registrets utgång, vi säger att registret "driver" bussen. Signalen LD_R avgör om register R ska laddas vid nästa klockpuls. Eftersom en ändring blir märkbar först då klockpulsen kommer (positiv flank) har LD_R ett synkront beteende.

Vi kan kombinera flera register, där vi kopplar samman in- och utgångarna via en buss, dvs. ett antal signalledningar för att sedan med hjälp av de olika styrsignalerna "dirigera" hur olika registerinnehåll kopieras och skenbart "flyttas" mellan de olika registren. I det här sammanhanget kallar vi ofta bussen för *dataväg*, eftersom det är denna del som används för transporten eller överföringen av registerinnehållen.

I kombination med datavägen har vi styrsignalerna (LD,OE) som de nödvändiga dirigenterna. De är alltså inte del av datavägen men nog så väsentliga. Styrsignaler måste genereras på något sätt och sekvensieringen (ordningsföljden) av styrsignalerna är helt och hållet beroende på den uppgift som ska utföras. Vi återkommer till olika metoder för att automatiskt generera sekvenser av styrsignaler i nästa kapitel där vi detaljstuderar centralenhetens styrenhet. I detta kapitel nöjer vi oss med att se hur vi kan påverka olika element i datavägen genom att generera specifika sekvenser av styrsignaler.



FIGUR 7.2 FLERA REGISTER KOPPLAS SAMMAN TILL EN "DATAVÄG"

Betrakta Figur 7.2. Data kan kopieras (överförs) mellan olika register i datavägen genom att

1. någon av OE-signalerna aktiveras
2. en eller flera LD-signalers aktiveras
3. en klockpuls (CP) ges till samtliga register

vid klockpulsen kommer innehållet i det register vars OE-signal är aktiverad att kopieras till samtliga register vars LD-signal är aktiverad.


Notera att endast en OE-signal får vara aktiv under en klockpuls. Vi kan däremot ha flera aktiva LD-signaler under samma klockpuls.

Exempel 7.1 Visa hur kopiering av innehållet i R till A sker i ett digitalt system (Figur 7.2)

Vi kopplar innehållet i register R till datavägen genom att aktivera signalen OE_R . (1)

Observera "bussen" i figuren, signalnivåerna går nu från att vara odefinierade ("three-state") till väldefinierade nivåer (noll eller ett).

Vi dirigerar innehållet på datavägens buss till register A genom att aktivera signalen LD_A . Detta sker vid (2), ingången är klockad, det händer därför ingenting i datavägen före nästa positiva klockflank (3). Vid flanken hos klocksignalen CP, sker dataöverföringen, detta indikeras i figuren som att "regA" får ett nytt värde (4).



7.2 Beskrivning med RTN

RTN (Register Transfer Notation) erbjuder ett förenklat skrivsätt för att specificera olika operationer där register ingår. I skrivsättet används enkla symboler och för att speciellt ange att RTN-notation avses använder vi ett avvikande typsnitt. För att ange överföring av data kan *piloperatorer* användas, här kommer några exempel:

$A \rightarrow T$ Innehållet i register A överförs till register T

RTN-operationer separerade med kommatecken betyder att operationerna utförs i denna ordning.

$A \rightarrow T, T \rightarrow R$ Innehållet i register A överförs till register T, därefter överförs innehållet i register T till register R.

RTN-operationer separerade med semikolon betyder att dessas inbördes ordning är oväsentlig, operationerna kan i princip utföras samtidigt (parallellt). Flera register kan alltså tilldelas nya värden samtidigt, det kan dock bara finnas ett källregister:

$A \rightarrow T; A \rightarrow R$ Innehållet i register A överförs till såväl register T som register R.

Beskrivning av hur registerinnehåll skiftas görs med en dubbelriktad piloperator:

$X \leftrightarrow Y$ Innehållet i register X överförs till register Y samtidigt som innehållet i register Y överförs till register X.

Om vi inskränker oss till den enkla organisationen av dataväg och register i Figur 7.2, kan inte den sistnämnda operationen (skifte av registerinnehåll) utföras i ett enda parallellt steg. I sådana fall tvingas vi skapa en sekvens av operationer som i tur och ordning utför en rad deloperationer som tillsammans åstadkommer den dubbelriktade operationen, se exempel 7.2 nedan. Ofta är det på precis detta sätt vi använder RTN, dvs. att beskriva längre komplexa operationer med sekvenser av enklare operationer. På detta sätt behåller vi detaljrikedomen (entydigheten) samtidigt som vi kan arbeta med en mer överskådlig beskrivning

Exempel 7.2 Ömsesidigt byte av registerinnehåll

Åskådliggör operationen $A \leftrightarrow R$, så som den utförs i datavägen enligt Figur 7.2.

Lösning;

Eftersom datavägen inte tillåter samtidig överföring, dvs. vi kan bara överföra ett registerinnehåll åt gången, så måste det göras i två steg och vi måste dessutom använda ett tredje register (T) för mellanlagring:

$A \rightarrow T, R \rightarrow A, T \rightarrow R$


Utöver piloperatorerna används också alla de vanliga operatorsymbolerna så som likhet (=), olikhet ($\neq$), relationsoperatorer ($<$, $>$), aritmetikoperatorer (+, -, $\times$, /) och logikoperatorer (', &, |, ~) i RTN-beskrivningar, se Tabell 7.1. Vi kommer att introducera ytterligare några operatorer allt eftersom de behövs i den kommande framställningen.

operator	operation
n	Konstant uttryckt i talbas 10
Nr	Konstanten N uttryckt i talbasen r.
$\rightarrow$	Kopiering
+	Addition
-	Subtraktion
$\wedge$	Logiskt "OCH" (AND)
$\vee$	Logiskt "ELLER" (OR)
$\oplus$	Logiskt "EXKLUSIVT ELLER" (XOR)
$\text{Opr} << 1 (d)$	"Opr" skiftas vänster ett steg. Biten d skiftas in i den minst signifikanta positionen.
$(d) 1 >> \text{Opr}$	"Opr" skiftas höger. Biten d skiftas in i den mest signifikanta positionen.
Opr'	Bitvis komplementering av operanden "Opr"
=	likhet
$\neq$	olikhet
>	större än
<	mindre än
$\geq$	större än eller likhet
$\leq$	mindre än eller likhet

TABELL 7.1 GRUNDLÄGGANDE OPERATIONER I RTN (REGISTER TRANSFER NOTATION)

7.3 ALU-funktioner

Vi har sett hur man med en enkla operationer kan kopiera data mellan olika register i datavägen. Nästa steg blir att på ett förutbestämt sätt förändra (manipulera) data under dataöverföringen. Vi behöver exempelvis kunna utföra åtminstone de enkla aritmetikoperationerna addition och subtraktion med registerinnehåll, vi behöver också kunna bilda komplement och utföra logikoperationer på registerinnehållen etc. Mer generellt måste vi kunna utföra någon förutbestämd operation på innehållet i något register och därefter återföra resultatet till ett godtyckligt (eventuellt samma) register. Vi inför därför en ny komponent i datavägen med sådana egenskaper (se Figur 7.3). Den nya komponenten kallar vi "aritmetik- och logik- enhet", på engelska, *Arithmetic/Logical Unit*, eller helt enkelt "ALU". Vår ALU är ett kombinatoriskt nät uppbyggt av de betydligt enklare komponenter vi tidigare behandlat.



FIGUR 7.3 DATAVÄG MED ALU

(d₇)1>>D→U**F(15), aritmetiskt högerskift**

Det högerskiftade innehållet i **D** placeras i **U**. Skiftet är en bitposition och den inskiftade biten kopieras från d₇. Detta innebär att talets tecken behålls. Aritmetiska högerskift bör inte utföras på tal utan tecken eftersom detta då ändrar talets värde. Den utskiftade biten kopieras till ALU's C-flagga.

Flaggsättning:

$$ALU(Z) = \bar{u}_7 \wedge \bar{u}_6 \wedge \bar{u}_5 \wedge \bar{u}_4 \wedge \bar{u}_3 \wedge \bar{u}_2 \wedge \bar{u}_1 \wedge \bar{u}_0$$

$$ALU(N) = u_7$$

$$ALU(C) = d_0, \text{ dvs. den bit som skiftas ut och ej ryms i U.}$$

$$ALU(V) = 0$$

7.3.4 Speciella operationer

Funktionerna F(0) till F(3) används för att generera speciella konstantvärden (0, FD₁₆, FE₁₆ och FF₁₆). De valda konstanterna kan synas godtyckliga men vi kommer att se att de är användbara då vi så småningom ska färdigställa en automatisk styrenhet.

Funktionerna implementeras genom att multiplexers ingångar antingen kopplas direkt till GND för en logisk nolla, eller till VDD för en logisk etta.

Flaggsättning för respektive operation är självklar för Z och N. Flaggsättningen för C och V har ingen meningsfull tolkning för operationerna men väldefinierade operationer kräver entydighet och flaggorna nollställs därför alltid.

Funktion	RTN	N	Z	V	C
F(0)	U=0	0	1	0	0
F(1)	U=FD ₁₆	1	0	0	0
F(2)	U=FE ₁₆	1	0	0	0
F(3)	U=FF ₁₆	1	0	0	0

TABELL 7.3 KONSTANTVÄRDEN

Denna funktion används för att kopiera innehållet i **E** till **U**. Flaggorna sätts följaktligen baserat på innehållet i **E**.

E F(4) kopiering av E

$$ALU(Z) = \bar{u}_7 \wedge \bar{u}_6 \wedge \bar{u}_5 \wedge \bar{u}_4 \wedge \bar{u}_3 \wedge \bar{u}_2 \wedge \bar{u}_1 \wedge \bar{u}_0$$

$$ALU(N) = u_7$$


$$ALU(C) = 0$$

$$ALU(V) = 0$$

7.4 Användning av ALU och register


Betrakta Figur 7.6 som illustrerar en enkel dataväg med 8-bitars register och en ALU.

Register T, kopplat direkt till ALU:ns ingång E, är nödvändigt för att vi ska kunna utföra operationer med två operander. Register R som är kopplat till ALU:ns utgång används för att mellanlagra resultat av utförda operationer. Vi har också ett generellt användbart register A, som kan kopplas till såväl ingångar som utgång hos ALU:n.



FIGUR 7.6 ALU MED GENERELLT REGISTER A

Utöver OE- och LD- signaler krävs nu också styrsignalerna till ALU:n, dvs f₀, f₁, f₂, f₃ och C_{in}. Vi föreställer oss nu en panel med strömbrytare, med vars hjälp vi kan ställa in nivåerna, 1 eller 0, för varje enskild styrsignal. Panelen har också en återfjädrande omkopplare, med vars hjälp vi kan skapa en klockpuls till registren i datavägen, se Figur 7.7.



FIGUR 7.7 PANEL MED STRÖMBRYTARE FÖR STYRSIGNALER

I de följande avsnitten visar vi hur sammansatta operationer kan utföras genom att sekvenser av styrsignaler aktiveras i datavägen. Vi passar samtidigt på att introducera en rad operationer som utgör exempel på vanliga mikroprocessoroperationer.

Sekvenserna utförs genom att vi först ställer strömbrytarna i lämpliga positioner och sedan ger en klockpuls, detta kallas också för en *klockcykel*. Olika operationer kan komma att kräva antal klockcykler beroende på hur komplexa operationerna är att utföra.


7.4.1 Unära operationer

Operationer med en operand kallas *unära*. I vår enkla dataväg kan vi exempelvis utföra unära operationer med register som operander.


Exempel 7.3 Nollställning av register A

Vi kan nollställa innehållet i register A med en två-cykelsoperation.


Cykel	Operation (RTN)	Aktiva styrsignaler	Beskrivning
1	$0 \rightarrow R$	LD_R	ALU'ns U-register nollställs till $F(0)$, dvs $f_3=f_2=f_1=f_0=0$. Vid klockpulsen överförs U till R.
2	$R \rightarrow A$	$OE_R; LD_A$	Innehållet i register R överförs till register A



Under cykel 1 ställs brytarna i följande lägen:



Under cykel 2 ställs brytarna i följande lägen:




Exempel 7.4 Inkrementering av registerinnehåll A

Vi kan inkrementera (öka med 1) med ALU-funktionen $F(9)$, $D+C_{in} \rightarrow U$, om vi sätter $C_{in}=1$.


Cykel	Operation (RTN)	Styrksignaler	Beskrivning
1	A+1→R	OE _A ; C _{in} ; f ₃ ; LD _R	A kopplas till ALU'n Carry in ingår i operationen F(9), dvs f ₃ =1, f ₂ =f ₁ =0, f ₀ =1. Vid klöppulsen överförs U till R.
2	R→A	OE _R ; LD _A	Innehållet i register R överförs till register A

function	operation	flag
K 1 1 1 1 1	RTN	N Z V I O
0 0 0 0 0	$0 \rightarrow U$	0 1 0 0 0
0 0 0 0 1	$FD \rightarrow U$	0 1 1 0 0
0 0 0 1 0	$FE \rightarrow U$	1 0 0 0 0
0 0 0 1 1	$FF \rightarrow U$	1 0 0 0 0
0 0 1 0 0	$E \rightarrow U$	1 0 1 0 0
0 0 1 0 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
0 0 1 1 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
0 0 1 1 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
0 1 0 0 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 0 0 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 0 0 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 0 1 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 0 1 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 1 0 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 1 0 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 1 1 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 0 1 1 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 0 0 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 0 0 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 0 1 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 0 1 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 1 0 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 1 0 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 1 1 0	$D \rightarrow E \rightarrow U$	1 0 1 0 0
1 1 1 1 1	$D \rightarrow E \rightarrow U$	1 0 1 0 0

Under cykel 1 ställs brytarna i följande lägen:




Under cykel 2 ställs brytarna i följande lägen:



7.5 Flaggregistret

ALU:ns sätt att påverka flaggorna är "flyktigt", dvs i samma ögonblick som styrsignalerna **F** ändras så ändras också vanligtvis någon eller några av flaggorna N,V,Z, och C. Olika typer av operationer kan förväntas påverka flaggorna på olika sätt och det blir därför nödvändigt att införa ett register för att hålla reda på de korrekta värdena hos flaggorna. Betrakta Figur 7.8, här har vi infört ett nytt register, CC (*Condition Codes*) där vi samlat våra "verkliga" flaggor. Då vi fortsättningsvis refererar till flaggorna N,V,Z och C avser vi alltså alltid register CC:s innehåll om inget annat tydligt anges.

Vi kan samtidigt utöka användbarheten av flera av ALU:ns operationer genom att påverka C_{in} på olika sätt. Med styrsignalerna g_1, g_0 kan vi nu välja att återkoppla C-flaggen från CC (eller dess invers) till C_{in} hos ALU:n.

FIGUR 7.8 DATAVÄG UTÖKAD MED FLAGGREGISTER (CC) OCH VALBAR C_{IN} -FUNKTION

Logiken för att påverka flaggorna i CC möjliggör att varje flagga, oberoende av övriga, kan väljas från en av fyra källor:

- **ALU :** Flaggan i CC kopieras från ALU:n dvs. sätts baserat på resultatet av ALU:ns senaste operation
- **Buss:** Flaggan i CC kopieras från datavägens buss
- **Konstant:** Flaggor N,Z,V,C nollställs
- **Ingen ändring:** Aktuella värden återförs (ändras ej).

Styrsignalerna q_2 t.o.m q_9 används för att välja flaggor enligt följande tabell:

g_3	g_2	C väljs enligt:	RTN	g_5	g_4	V väljs enligt:	RTN
0	0	C tas från ALU'n	$ALU(C) \rightarrow C$	0	0	V tas från ALU'n	$ALU(V) \rightarrow V$
0	1	C tas från bit 0 på bussen	$b_0 \rightarrow C$	0	1	V tas från bit 1 på bussen	$b_1 \rightarrow V$
1	0	Återställning (nollställning) av C	$0 \rightarrow C$	1	0	Återställning (nollställning) av V	$0 \rightarrow V$
1	1	C återförs (ändras ej)		1	1	V återförs (ändras ej)	

g_7	g_6	Z väljs enligt:	RTN	g_9	g_8	N väljs enligt:	RTN
0	0	Z tas från ALU'n	$ALU(Z) \rightarrow Z$	0	0	N tas från ALU'n	$ALU(N) \rightarrow N$
0	1	Z tas från bit 2 på bussen	$b_2 \rightarrow Z$	0	1	N tas från bit 3 på bussen	$b_3 \rightarrow N$
1	0	Återställning (nollställning) av C	$0 \rightarrow Z$	1	0	Återställning (nollställning) av N	$0 \rightarrow N$
1	1	Z återförs (ändras ei)		1	1	N återförs (ändras ei)	

8 Styrenheten

Den databehandlande enheten med minne från förra kapitlet, återgiven i Figur 7.9, har stora likheter med de första helt elektroniska programmerbara maskinerna byggda redan strax efter andra världskrigets slut. Man kunde vid denna tid, dvs. i slutet av 1940-talet, konstruera processorer vars styrenheter var utformade för att lösa speciella problem, som exempelvis beräkningar av projekttilbanor. Dessa styrenheter var konstruerade för att generera ändringsbara styrsignalsekvenser och var därför i någon mening "programmerbara" styrenheter. Programmeringen gick till så att man ställde in styrenhetens beteende genom att koppla om ledningar och ställa omkopplare.

Den första generationen elektroniska beräkningsmaskiner var alltså mycket krävande i form av "programmerare". Först måste man analysera beräkningsalgoritmen och konstruera en sekvens av operationer, dvs. styrsignaler, som stegvis utförda ledde fram till algoritmens slutpunkt, dvs. "svaret". Därefter måste man, baserat på beskrivningen av styrsignaler, koppla dessa fysiskt i beräkningsmaskinen. Det är ganska klart att denna organisation inte tillåter generella program i någon större omfattning, det blir helt enkelt för dyrt och komplicerat att ställa in alla omkopplare för att lösa ett nytt beräkningsproblem. Inte desto mindre användes denna typ av maskiner för att beräkna en lång rad funktionsvärden som publicerades i olika typer av tabellverk under flera påföljande årtionden.

Nästa steg i datorevolutionen, tidigt 1950-tal, blev att kombinera styrsignalsinformation i så kallade *instruktioner*, med data i maskinens minne. Vi ser nu *det lagrade programmets princip*, vilket automatiserar det sista steget i programmeringsprocessen, dvs. att fysiskt ställa om alla omkopplare för ett nytt program. I stället lagras styrsignalsinformationen nu tillsammans med data i maskinens minne. Styrsignalsinformationen, dvs. instruktionerna, lagras sekvensiellt för sig, medan data kan lagras på något helt annat ställe i maskinens minne. Ersättningen av mänskliga programmerare är naturligtvis inte gratis. Jobbet måste fortfarande göras och man måste nu i stället konstruera en speciell styrenhet som skapar styrsignalsekvenser korrekt utifrån någon speciell instruktion, *den automatiska styrenheten*.


I detta kapitel behandlar vi den automatiska styrenheten vilken oftast är den i särklass mest komplicerade digitala konstruktionsdelen av en modern dator och den kan byggas på många olika sätt. I detta kapitel visar vi hur styrsignaler för en autonom styrenhet, kan genereras från enkla disjunktiva booleska uttryck, dvs. styrenheten kan byggas upp enbart med enkla grindar som NOT, AND och OR. speciellt beskriver vi FLIS- (Flexible Instruction Set) processorn, eller mer kortfattat FLISP.

8.1 Det lagrade programmets princip

"Det lagrade programmets princip" tillskrivs ofta den amerikanske matematikern John von Neumann. Idén innebär att maskinoperationer kodas som binära tal, precis som data. På detta sätt kan operationer och data lagras om vartannat i datorns minne och vi slipper speciella enheter med strömbrytande funktioner för programmering av de operationer som ska utföras.

Data kan behandlas genom att en följd av instruktioner och data växelvis hämtas från minnet. Instruktionerna utför de önskade operationerna och skriver vid behov tillbaka nya data i minnet.

En instruktion är kodad som ett binärt tal i vilket en del av bitarna representerar koden för en operation medan övriga bitar representerar en eller flera operand(er). En typisk instruktion består av två delar; *operation* och *operandinformation*.



FIGUR 8.1 EXEMPEL PÅ MINNE MED INSTRUKTIONER OCH DATA


Operanden är antingen data (datavärdet) eller någon form av adress till data. Vissa instruktioner saknar dock operand och därmed också operanddel. Jämför med Figur 8.1 som illustrerar instruktioner med olika längd. Observera också att det inte finns något sätt att skilja instruktioner från data i minnet enbart genom observation av minnesinnehållet. Vi måste veta exakt *var* varje instruktion börjar och *vad* vi ska tolka som data.

Den del av instruktionen som specificerar operationen och anger operandkallas *operationskod*, OP. Utöver detta krävs också information om eventuella operand(er). Unära operationer kräver då en operandinformation, binära operationer kräver två operandinformationer. Det finns också speciella typer av operationer som kräver någon extra operandinformation överhuvudtaget och vi återkommer senare till sådana.

8.2 En automatisk styrenhet


En automatisk styrenhet i en von Neumann-dator förutsätter att instruktioner placeras efter varandra ("konsekutivt") i minnet. En komplett instruktionssekvens som utför någon specifik databehandlingsuppgift kallas ett *program*. Minnet kan då innehålla både program och data.

Det måste finnas en mekanism i processorn som skiljer mellan instruktionerna i ett program och data eftersom man inte kan se någon skillnad på dem i minnet. Minnesadressen till den instruktion i programmet som står i tur att utföras lagras därför i ett speciellt register, *programräknare* (*program counter*, PC). Programräknarens innehåll uppdateras automatiskt efter hand som instruktioner hämtas och utförs. Eftersom operationen $PC+1 \rightarrow PC$ är mycket frekvent så bör PC förses med den speciella funktionen INC_{PC} , i övrigt kan PC utformas som ett generellt register (Figur 8.2).



FIGUR 8.2 SYMBOL FÖR PC I DATAVÄGEN

Se Figur 8.3, här har vi ersatt vår manuella styrenhet med en automatisk och samtidigt infört såväl en programräknare, PC som ett instruktionsregister I. Instruktionsregistrets ingång har anslutits till databussen så att instruktionens operationskod kan laddas i I-registret då processorn läser instruktionen från minnet.




FIGUR 8.3 DATABEHANDLANDE ENHET KOMPLETTERAD MED PROGRAMRÄKNARE, PC OCH INSTRUKTIONSREGISTER I

8.2.1 Instruktionsutförande

I sin enklaste form kan utförandet av en instruktion delas in i två faser:

I den första fasan, som kallas *hämtfasen* (eng. *FETCH*), hämtas (läses) operationskoden för instruktionen i minnet och lagras i instruktionsregistret I, se även Exempel 8.1. Därmed är hämtfasen slut och processorn övergår till utfördefasen.


I den andra fasan, som kallas *utförandefasen* (eng. *EXECUTE*), avkodar styrenheten innehållet i instruktionsregistret I, dvs operationskoden, och utför en styrsignalsekvens som beror på vilken instruktion som skall utföras. När utförandefasen är slut startas nästa instruktions hämtfas enligt tillståndsgrafen i Figur 8.4. Varje nod i tillståndsgrafen representerar en cykel, varje graf illustrerar en övergång då klockpulsens ges. I figuren illustreras också hur exekveringsfasen hos olika instruktioner (operationskoder) kan ha olika antal tillstånd medan hämtfasen är identisk för alla instruktioner.



FIGUR 8.4 FÖREKLAD TILLSTÄNDSGRAF FÖR INSTRUKTIONERNAS TVÅ FASER

Exempel 8.1 Styrsignaler för att läsa en instruktion från minnet (FETCH)

Hämtfasen börjar med att innehållet i programräknaren PC, läggs ut på minnets adressbuss. En läsning, styrsignalen MR är 1, görs från minnet. Det aktuella minnesordet, M(PC), som nu förutsätts vara en instruktions operationskod, läggs då ut på bussen av minnet, och placeras (laddas) i instruktionsregistret I. Under tiden ökas innehållet i programräknaren med ett eftersom man normalt kommer att använda nästa adress i minnet nästa gång programräknaren används.




Styrsignalerna för FETCH-fasen blir då:

RTN-beskrivning	Styrsignaler	Kommentarer
M(PC) → I;	MR=1; LD=1; INCPC=1;	Adressen för nästa instruktions operationskod dvs. PC kopplas till minnets adressbuss. Läs operationskoden från minnet och placera i instruktionsregistret I. Adressen som finns i PC ökas med ett.

8.2.2 Stackfunktion

En *stackfunktion* är en enkel mekanism som används för kort tids undanlagring av registerinnehåll i minnet. Funktionen underhålls med hjälp av en *stackpekare*, ett adressregister som används för att adressera den del av minnet som upplåts för stacken. Operationerna $SP+1 \rightarrow SP$ respektive $SP-1 \rightarrow SP$ är vanligt förekommande, och därför utökar vi registerkonstruktionen med dessa operationer.

Själva stackfunktionen kan nu implementeras med två olika operationer, "lägg på stacken" (*push*) och plocka från stacken (*pull*). Här betecknar nu r ett godtyckligt register (A, CC eller PC) i datavägen.



FIGUR 8.5 ILLUSTRATION AV STACPEKARE (SP) OCH MINNESUTRYMME FÖR STACKFUNKTION

push

- Först minskas SP med 1 för att skapa utrymme för registerinnehållet
- Därefter placeras registerinnehållet på det nu utpekade minnesutrymmet.

$SP-1 \rightarrow SP$,
 $r \rightarrow M(SP)$

pull

- Värdet på den adress som SP innehåller, kopieras till ett register
- Därefter ökas SP med 1, och återställer därmed stacken


$M(SP) \rightarrow r$,
 $SP+1 \rightarrow SP$

Exempel 8.2 Illustration av stackoperationer

Instruktionssekvensen

```
LDSP #2016
LDA #5516
PSHA
PULA
```


Illustreras i figuren .



Den första bilden visar situationen efter det att register A getts värdet 55₁₆ och stackpekaren SP värdet 20₁₆. Vi säger att SP "pekar på" adressen 20₁₆, detta minnesutrymme används dock inte eftersom *push*-operationen minskar stackpekaren med 1 innan ett nytt värde skrivs till stacken. Detta illustreras i den mellersta bilden som visar situationen efter *push*-operationen. Den sista bilden visar stackens utseende efter *pull*-operationen. Observera speciellt att det ditlagda värdet 55₁₆, naturligtvis fortfarande finns kvar i minnet. Det kommer dock att skrivas över av nästa *push*-operation.

Stackpekarens initiala värde kallas ofta *bottom of stack* (BOS) medan stackpekarens aktuella värde kallas *top of stack* (TOS).

Stackregistret placeras in i datavägen för att enkelt kunna adressera minnet på samma sätt som PC. En väljare, med styrsignal g₁₁ för att välja register, införs. För att ytterligare utöka användbarheten av stacken kopplar vi temporärregistret T till en adderare som lägger till värdet i T till SP innan minnet adresseras. Det blir då möjligt att komma åt, inte bara det värde som sist lades på stacken, utan vilket som helst, av de värden som tidigare lagts dit. Se Figur 8.6 nedan.




FIGUR 8.6 DATABEHANDLANDE ENHET KOMPLETTERAD MED STACKREGISTER, SP

8.3 FLIS-processorn

FLISP arbetar genomgående med åtta bitars ordlängd, vilket innebär att den har en åtta bitars ALU, åtta bitars register samt åtta bitars adress- och databuss. Med åtta bitars adressbuss begränsas primärminnets storlek till $2^8 = 256$ adresser. Det är dock viktigt att inse att de begränsningar som FLIS-processorn innebär kan överbryggas. Busbredden kan exempelvis utvidgas till 32 bitar utan att våra resonemang förändras, antalet register kan utökas, det är bara storleken (komplexiteten) och förståeligheten som ändras.

Utöver tidigare beskrivna register i datavägen har FLISP dessutom försetts med ytterligare två register (X och Y) speciellt avsedda för adressberäkningar.

I Figur 8.7 ges en detaljerad beskrivning av FLIS-processorn's dataväg medan styrenheten här illustrerats som ett enkelt block. Vi återkommer strax till en detaljerad beskrivning av styrenheten.



FIGUR 8.7 FLIS-PROCESSORNS DATAVÄG

De nödvändiga signalerna för att kontrollera datavägen, *styrsignalerna*, kan nu sammanfattas i följande tabell:

Signal	Funktion
<i>Insignaler till styrenheten</i>	
CP	"Clock Pulse", systemklocka
Reset	Asynkron återställningssignal
Interrupt	Extern avbrottsignal, samplas vid CP (positiv flank), kontrolleras vid NF
Qstate	Tillstånd, "state" anges på hexadecimal form med siffrorna 0 t.o.m F, dvs totalt 16 olika tillstånd
Iopcode	Operationskod, anger innehållet i instruktionsregistret avkodat av en av 256-väljare. "opcode" anges på hexadecimal form, dvs 0 t.o.m FF.
N-flagga	N-flaggan, dvs. bit 3 i CC
Z-flagga	Z-flaggan, dvs. bit 2 i CC
V-flagga	V-flaggan, dvs. bit 1 i CC
C-flagga	C-flaggan, dvs. bit 0 i CC
<i>Utsignaler från styrenheten</i>	
LD _A	"Load register A enable", Ackumulator
LD _I	"Load register I enable", instruktionsregister
OE _A	"Output enable register A", Ackumulator
LD _T	"Load register T enable", Temporärregister
CLR _T	"Clear register T", Temporärregister
LD _R	"Load register R enable", Resultatregister
OE _R	"Output enable register R", Resultatregister
LD _{CC}	"Load register CC enable", Flaggregister (Condition Codes)
OE _{CC}	"Output enable register CC", Flaggregister (Condition Codes)
LD _X	"Load register X enable", Adressregister
OE _X	"Output enable register X", Flaggregister
LD _Y	"Load register Y enable", Adressregister
OE _Y	"Output enable register Y", Flaggregister
LD _{PC}	"Load register PC enable", Programräknare
OE _{PC}	"Output enable register PC", Programräknare
INC _{PC}	"Increment register PC", Addera 1 till programräknare
LD _{SP}	"Load register SP enable", Stackpekare
OE _{SP}	"Output enable register SP", Stackpekare
INC _{SP}	"Increment register PC", Addera 1 till stackpekare
DEC _{SP}	"Decrement register SP", Subtrahera 1 från stackpekare
LD _{TA}	"Load register TA enable", Adressberäkningsregister
MR	"Memory Read", Avkoda adressbuss och klocka ut data från minne/"Input"
MW	"Memory Write", Avkoda adressbuss och klocka in data till minne/"Output"
f ₃ , f ₂	Funktionsväljare för ALU
g ₁₄ , g ₀	Styrsignaler för väljarefunktioner

TABELL 8.1 SIGNALER HOS FLIS-PROCESSORNS STYRENHET

8.4 FLISP's fasta styrenhet

Konstruktion av fasta styrenheter omfattar en rad överväganden mellan mängden hårdvara som används, högsta möjliga exekveringshastighet, ofta liktydigt med klockfrekvens och förstås kostnaden för konstruktionsprocessen som sådan. En typisk centralenhet innehåller åtskilliga styrsignaler och när många olika instruktioner ska konstrueras kommer dessa styrsignaler att behöva kombineras på många olika sätt vilket ger en omfattande och svåröverskådlig konstruktion.


Då det gäller FLIS-processorn's fasta styrenhet har vi prioriterat en lättförståelig realisering snarare än att försöka hitta den effektivaste lösningen. En översiktlig bild av FLIS-processorn's styrenhet visas i Figur 8.8. Styrenhetens uppgift är alltså att generera samtliga olika styrsignaler som krävs, i datavägen, för utförandet av maskininstruktionerna. Dessa styrsignaler utgör styrenhetens utsignaler.

Vi har tidigare sett hur en instruktion utförs i flera steg, ju komplexare instruktion, desto fler steg. Av denna anledning bygger vi styrenheten som ett sekvensnät med en (omfattande) kombinatorisk del. Eftersom varje instruktion utförs i flera steg krävs en *sekvensierare* som i detalj, dvs. varje sekvens, av maskininstruktionen beskriver exakt vilka styrsignaler som ska vara aktiva, respektive passiva.

Styrenheten har flera olika typer av insignaler:

- För att styrenheten ska aktivera rätt sekvens av kontrollsignaler måste maskininstruktionen (Operationskoden) finnas tillgänglig. FLISP's dataväg tillhandahåller denna via instruktionsregistret.

- Villkorliga instruktioner utförs på basis av innehållet i flaggregistret (CC), dessa flaggor finns därför tillgängliga som insignal i styrenheten.
- För att styrenheten skall kunna startas på ett entydigt definierat sätt krävs en startsignal *Reset*.
- Sekvensnät kan vara *synkrona*, dvs sådana som vi hittills behandlat, eller *asynkrona*. Det är inte inom ramen för denna litteratur att behandla asynkrona sekvensnät varför vi alltid har en klocksignal (CP) närvarande.




FIGUR 8.8 FLIS-PROCESSORNS STYRENHET

Låt oss börja med styrenhetens sekvensierare, dvs. den del som bestämmer i vilken ordning saker och ting ska utföras. Vi skall strax återkomma till *hur* den åstadkommer saker och ting men koncentrerar oss först på *vilka* saker och ting som ska utföras.


Uppgifterna för styrenhetens sekvensierare kan delas in i tre olika faser:

- Återställningsfas
- Hämtfas
- Utförandefas



FIGUR 8.9 INSTRUKTIONSCYKELN KOMPLETTERAD MED S K ÅTERSTÄLLNINGSFAS


Det kombinatoriska nätet i styrenheten illustreras i Figur 8.10 nedan. Förutom avkodning av tillståndsräknare och instruktionernas OP-koder innehåller det en s k AND-OR area där styrsignalerna skapas som (Booleska) summor av produkttermer. Produkttermerna består av tillståndsvariablerna $q_0 - q_3$, OP-kodbitarna $i_0 - i_7$ och eventuellt flaggbitarna om en villkorlig instruktion skall utföras.



FIGUR 8.10 KOMBINATORISK DEL AV FAST KOPPLAD LOGIK


8.4.1 Tillståndsgenerering

Av Figur 8.11 framgår att räknarens utsignaler q_3, q_2, q_1 och q_0 är kopplade till en 4/16-avkodare med de sexton utsignalerna $Q_0 - Q_{15}$. Av kopplingen framgår att endast en av dessa signaler kan vara aktiv åt gången och att någon av signalerna alltid måste vara aktiv.



FIGUR 8.11 TILLSTÄNDSGENERERING MED RÄKNARE OCH 4/16-AVKODARE

Konstruktionen i Figur 8.11 resulterar i följande tillståndsgraf, dvs. tillståndsmaskinen befinner sig alltid i ett av tillstånden Q_0 t.o.m Q_{15} .




FIGUR 8.12 TILLSTÄNDSGRAF FÖR FLIS-PROCESSORN

Vi implementerar nu återställningsfasen RESET genom att beskriva logiken som krävs för att generera styrsignalerna till datavägen i tillstånd Q_0 , Q_1 och Q_2 .


Styrsignaler för tillstånd Q_0



Signalerna som ska aktiveras i tillstånd 0, dvs vid tillståndssignal Q_0 är f_1 , f_0 , LD_R , g_{11} och LD_{CC} . Signalerna ska aktiveras oavsett vad som finns i instruktionsregistret. I sådana fall blir AND-villkoret:



Samma villkor gäller alltså för samtliga signaler varför logiken i styrenheten för detta tillstånd konstrueras enligt Figur 8.17.




FIGUR 8.17 LOGIK FÖR RESET-FAS, TILLSTÄND 0 I DEN FASTA STYRENHETEN

Styrsignaler för tillstånd Q_1



Nästa tillstånd dvs Q_1 kräver att styrsignalerna OE_R och LD_{TA} aktiveras. Logiken för detta visas i Figur 8.18.




FIGUR 8.18 LOGIK FÖR RESET-FAS, TILLSTÄND 1 I DEN FASTA STYRENHETEN

Styrsignaler för tillstånd Q_2



I återställningsfasens sista tillstånd utförs en minnesläsning för att kopiera innehållet i resetvektorn till register PC (Figur 8.19).



FIGUR 8.19 LOGIK FÖR RESET-FAS, TILLSTÄND 2 I DEN FASTA STYRENHETEN

Med detta har vi implementerat styrenhetens återställningsfas och övergår till hämtfasen.

8.4.6 Hämtfasen (FETCH)

En instruktion utförs genom att operationskoden först hämtas från minnet med en läsoperation och placeras i instruktionsregistret under hämtfasen. Därefter inleds exekveringsfasen vars arbete styrs av den aktuella operationskoden i I-registret. Då hämtfasen utförs förutsätts det att programräknaren PC pekar på den instruktion som står i tur att utföras.

Hos FLISP implementeras hämtfasen med ett enda tillstånd där vi låter PC adressera minnet och samtidigt utför en minnesläsning, data placeras i instruktionsregistret och i samma klockcykel ökas dessutom PC-värdet med 1. Ökningen sker *efter* minnesläsningen så efter hämtfasen innehåller PC antingen adressen till en operand för den instruktion som nu finns i instruktionsregistret, eller (om denna instruktion inte har någon operand) innehåller PC adressen till nästa instruktion i programmet.

Utöver detta nollställs också innehållet i temporärregistret T i varje hämtfas. Detta beror på att registret används vid adressberäkningar tillsammans med registren X,Y eller SP (dock ej PC). För sådana adresseringsätt är det viktigt att T är nollställt vid inledningen av exekveringsfasen.

Skeendet under hämtfasen beskrivs i Tabell 8.3.

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler	Kommentarer
Q_3	$(Q_3 \bullet 1)$	M(PC)→I; $0 \rightarrow T$;	MR=1; LD _I =1; INC _{PC} =1; CLR _T =1;	Adressen för nästa instruktions operationskod dvs. PC kopplas till minnets adressbuss. Läs operationskoden från minnet och placera i instruktionsregistret I. Adressen som finns i PC ökas med ett. Register för index vid adressberäkningar nollställs.


TABELL 8.3 HÄMT-FAS I FLISP

Vi implementerar hämtfasen FETCH genom att beskriva logiken som krävs för att generera styrsignalerna till datavägen i tillstånd Q_3 .

Styrsignaler för tillstånd Q_3



Hämtfasen utförs alltså i ett enda tillstånd. I Figur 8.20 ser vi hur ytterligare ett villkor för MR-signalen nu påförs OR-grunden samtidigt som styrsignalerna LD_I , INC_{PC} och CLR_T försetts med sina första villkor.



FIGUR 8.20 LOGIK FÖR FETCH-FAS, I DEN FASTA STYRENHETEN


Med detta är vi nu förberedda att ge exempel på utförandefaser för några olika FLISP-instruktioner.

8.4.7 Exekveringsfaser (EXECUTE)

Under utförandefasen, EXECUTE, kommer styrenhetens beteende alltid att bestämmas av såväl operationskoden i instruktionsregistret som tillståndet. För de villkorliga "branch"-instruktionerna tillkommer dessutom flaggvillkor bildade av flaggorna N,V,Z och C från CC-registret.

Operationskoden består av åtta bitar och kan därför ha 256 olika värden. Den representerar alltså 256 möjliga unika exekveringsfaser. Eftersom olika instruktioner har olika komplexitet kommer exekveringsfasernas längd att variera, från den kortaste (*no operation*) som klaras av med endast ett tillstånd (Q_4), till den mest komplicerade (*illegal instruction*) som kräver samtliga tillstånd som räknaren presterar ($Q_4 - Q_{15}$).

Övergången från hämtfasen till någon av exekveringsfaserna illustreras av den förenklade tillståndsgrafen i Figur 8.21.



FIGUR 8.21 FÖRENKLAD TILLSTÄNDSGRAF FÖR FETCH/EXECUTE FASERNA I STYRENHETEN

8.4.8 Översikt av instruktionsuppsättning

Innan vi går vidare med exempel på styrsignalsekvenser för FLIS-processorns instruktioner ger vi här en mycket kortfattad översikt av den kompletta instruktionslistan. Instruktionerna delas in i grupper med avseende på operationer. Följande instruktionsgrupper finns representerade i FLISP:

"Load/Store"

Instruktioner som används för att överföra data mellan register och minne, LD (*load register from memory*) respektive ST (*store register into memory*). Instruktionerna LEA (*load effective address*) används typiskt för att placera adressen till data i något adressregister.

LDA, LDX, LDY, LDSP, LEAX, LEAY, LEASP
STA, STX, STY, STSP

Dessutom har instruktionerna CLRA (*clear register A*) och CLR (*clear memory*) införts för att hantera vanliga specialfall.

"Data movement"

Instruktioner för att överföra data direkt mellan register, TFR (*transfer*) kopierar data från ett register till ett annat medan EXG (*exchange*) byter innehåll mellan två register.

TFR, EXG

"Integer arithmetic"

FLISP har instruktioner för två av de fyra räknesätten, addition och subtraktion.

ADDA, ADCA, SUBA, SBCA

ADD (*add*) och SUB (*subtract*) utför operationer på 8-bitars tal medan ADC (*add with carry*) och SBC (*subtract with carry*) används för operationer på tal med godtycklig längd. Första operanden förutsätts finnas i register A, operand två finns på någon minnesposition och resultatet av operationen placeras i register A.

För att minska kodstorlek hos program har även här vanliga operationer getts egna instruktioner:

DECA, DEC, INCA, INC

DEC (*decrement*) för att minska en operand med ett, INC (*increment*) för att öka en operand med ett. Slutligen finns även instruktionen NEG (*negate*) för att negera en operand.

NEGA, NEG

"Integer test"

Jämförelser kan göras mellan innehåll i register och minne CMP (*compare*), bitvis test kan göras på innehåll i register A, BITA (*bitwise test register A*) och test av 8-bitars dataord kan göras med register TSTA (*test register A*) eller minne, TST (*test operand*).

CMPA, CMPX, CMPY, CMPSP, BITA, TSTA, TST

"Logical operations"

Gruppen logikoperationer omfattar instruktioner för bitvis manipulation av register A, ANDA (*logical and*), ORA (*logical or*) och EORA (*exclusive or*), bitvis manipulation av CC-registret: ANDCC och ORCC, samt bitvis komplement av operand COM (*complement*).

ANDA, ORA, ANDCC, ORCC,
EORA, COMA, COM

"Shift/rotate"

Operationerna skift och rotation används för aritmetik och bitmanipulationer. Såväl vänsterskift LSL (*logical shift left*), ROL (*rotate left*) som högerskift LSR (*logical shift right*), ASR (*arithmetic shift right*) kan utföras. Operanden kan vara antingen i register A eller på någon minnesposition.

ASRA, ASR,
LSLA, LSL, LSRA, LSR,
ROLA, ROL, RORA, ROR

"Stack operations"

Instruktioner för att spara till/återställa från stacken (*push/pull*):

PSHA, PSHCC, PSHX, PSHY, PULA, PULCC, PULX, PULY

"Program (Flow) control"


JMP, JSR, BRA, BSR, B(condition), RTS, RTI

Instruktionerna JMP (*jump*) och BRA (*branch always*) används för en ovillkorlig programflödesändring. JSR (*jump to subroutine*) och BSR (*branch to subroutine*) används tillsammans med RTS (*return from subroutine*) för att modularisera programmet och dela in det i subrutiner. Instruktionen RTI (*return from interrupt*) används i samband med avbrotthantering.

"Misc."

NOP

Instruktionen (*no operation*) finns med av historiska skäl. Den kommer till användning huvudsakligen vid test och felsökning i program.



LDY Adr

Detta adresseringssätt kräver två läsningar i minnet, först läses adressen till operanden (Adr) och först därefter kan operanden 'Opnd' läsas.

I FLISP har register TA införts för att hantera precis dessa situationer. Med RTN beskriver vi instruktionens operandläsning i två steg:

$M(PC) \rightarrow TA; PC+1 \rightarrow PC;$


$M(TA) \rightarrow Y;$

Observera att operanden 'Opnd' som ska påverka flaggregistret nu finns på bussen under den andra exekveringscykeln.

Specifikation för implementering i styrenheten blir:


Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q_4	$(Q_4 \bullet I_{A1})$	$M(PC) \rightarrow TA;$ $PC+1 \rightarrow PC;$	MR; LD _{TA} ; INC _{PC} ;	'Adr' läses från minnet till TA PC uppdateras förbi 'Adr'
Q_5	$(Q_5 \bullet I_{A1})$	$M(TA) \rightarrow Y;$ $ALU(N,V) \rightarrow CC;$ $0 \rightarrow CC(V);$ $CC(C) \rightarrow CC(C);$	MR; LD _Y ; $f_3; f_1;$ $g_3;$ $g_2; g_3;$ LD _{CC} ; NF	'Opnd' läses nu från minnet till register Y Flaggsättning sker.. Instruktion klar, hämta nästa...

Styrenhetens logik utökas därefter enligt följande:



8.5.3 Adressberäkningsenheten

FLISP har försetts med en enkel adressberäkningsenhet för att underlätta implementeringen av indexerade adresseringssätt. Se Figur 8.23, en väljare används så att något av registren X,Y,SP eller PC kan kopplas direkt till minnets adressbuss. Då något av registren X,Y eller SP väljs kommer också värdet i temporärregister T att adderas till minnesadresseringen.



FIGUR 8.23 ADRESSBERÄKNINGSENHETEN I DATAVÄGEN

q_{14}	g_{13}	q_{12}	Register till adressbuss:	RTN
0	0	0	Register PC	$M(PC)$
0	0	1	Register SP ("bas") och register T ("offset")	$M(T+SP)$
0	1	0	Register Y ("bas") och register T ("offset")	$M(T+Y)$
0	1	1	Register X ("bas") och register T ("offset")	$M(T+X)$
1	0	0	Adressberäkningsregister, ingen offset	$M(TA)$
1	0	1	Adressberäkningsregister, ingen offset	$M(TA)$
1	1	0	Adressberäkningsregister, ingen offset	$M(TA)$
1	1	1	Adressberäkningsregister, ingen offset	$M(TA)$

TABELL 8.5 STYRSIGNALER FÖR ADRESSBERÄKNING

Följande exempel illustrera hur de indexerade adresseringssätt med konstant offset implementeras i FLISP.

Exempel 8.6 Indexerade adresseringssätt, konstant offset
Implementering av utförandefaser för LDY (Load register Y)


LDY n, SP OP-kod B1₁₆
LDY n, X OP-kod C1₁₆
LDY n, Y OP-kod D1₁₆

LDY n, SP

För indexerade adresseringssätt använder vi adressberäkningsenheten i FLISP. Denna förutsätter att konstanten 'n' som ska adderas till innehållet i något adressregister (SP, X eller Y) finns i temporärregister T. Konstanten 'n' finns omedelbart efter operationskoden så operationen beskrivs med RTN av de båda stegen:

$M(PC) \rightarrow T; PC+1 \rightarrow PC;$


$M(T+SP) \rightarrow Y;$



Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I _{B1})	M(PC)→T; PC+1→PC;	MR; LD _T ; INC _{PC} ;	'n' läses från minnet till T PC uppdateras förbi 'n'
Q ₅	(Q ₅ •I _{B1})	M(T+SP)→Y; ALU(N,V)→CC; 0→CC(V); CC(C)→CC(C);	MR; g ₁₂ ; LD _Y ; f ₃ ; f ₁ ; g ₅ ; g ₃ ; g ₂ ; LD _{CC} ; NF	'Opnd' läses nu från minnet till register Y via register SP Flaggsättning sker.. Instruktion klar, hämta nästa...

LDY n,X**LDY n,Y**

För implementeringen av de sista båda adresseringssätten är det lämpligt att betrakta likheterna hos de indexerade adresseringssätten:



Vi ser att de är identiska i strukturen och skiljer sig åt endast i operationskod och adressregister. Vi kan därför snabbt sluta oss till

LDY n,X

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I _{C1})	M(PC)→T; PC+1→PC;	MR; LD _T ; INC _{PC} ;	'n' läses från minnet till T PC uppdateras förbi 'n'
Q ₅	(Q ₅ •I _{C1})	M(T+X)→Y; ALU(N,V)→CC; 0→CC(V); CC(C)→CC(C);	MR; g ₁₃ ; g ₁₂ ; LD _Y ; f ₃ ; f ₁ ; g ₅ ; g ₃ ; g ₂ ; LD _{CC} ; NF	'Opnd' läses nu från minnet till register Y via register X Flaggsättning sker.. Instruktion klar, hämta nästa...

LDY n,Y

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I _{B1})	M(PC)→T; PC+1→PC;	MR; LD _T ; INC _{PC} ;	'n' läses från minnet till T PC uppdateras förbi 'n'
Q ₅	(Q ₅ •I _{B1})	M(T+Y)→Y; ALU(N,V)→CC; 0→CC(V); CC(C)→CC(C);	MR; g ₁₃ ; LD _Y ; f ₃ ; f ₁ ; g ₅ ; g ₃ ; g ₂ ; LD _{CC} ; NF	'Opnd' läses nu från minnet till register Y via register Y Flaggsättning sker.. Instruktion klar, hämta nästa...

Avslutningsvis implementeras instruktionerna i styrenheten genom att komplettera AND/OR-logiken.

8.5.4 Skrivning till minne – "STORE"

De instruktioner som *enbart* överför data från något register till minne, är:

STA, STX, STY, STSP

Flaggregistret påverkas inte av dessa instruktioner.

Exempel 8.7 Implementering av utförandefaser för
STY Adr (Store register Y)
STY n,SP

Följande utdrag ur instruktionslistan ger detaljerna om de olika varianterna av STY-instruktionen:

Instruktion		Adressering				Operation	Flaggor			
ST	Variant	metod	OP	#	~		N	Z	V	C
STY	Adr	Absolute	31	2	3	Y → M(Adr)	-	-	-	-
STY	n, SP	Indexed	41	2	3	Y → M(n+SP)	-	-	-	-

Det sker ingen flaggsättning.

STY Adr

I tillstånd Q₄ läses adressen och placeras i register TA.

I tillstånd Q₅ skrivs innehållet i register Y till adressen.

Q₄: M(PC)→TA; PC+1→PC

Q₅: Y→M(TA)

Styrsignalsekvensen blir då:

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I _{B1})	M(PC)→TA; PC+1→PC;	MR; LD _{TA} ; INC _{PC} ;	ADRESS läses från minnet till TA PC uppdateras förbi ADRESS
Q ₅	(Q ₅ •I _{B1})	Y→M(TA);	MW; g ₁₄ ; OE _Y ; NF	register Y skrivs till minnet Instruktion klar, hämta nästa...

STY n, SP

I tillstånd Q₄ läses konstanten 'n' och placeras i register T.



I tillstånd Q₅ skrivs innehållet i register Y till adressen som ges av T+SP.

Q₄: M(PC)→T; PC+1→PC

Q₅: Y→M(T+SP)

Styrsignalsekvensen blir då:

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₄₁)	M(PC)→T; PC+1→PC;	MR; LD _T ; INC _{PC} ;	'n' läses från minnet till T PC uppdateras förbi 'n'
Q ₅	(Q ₅ •I ₄₁)	Y→M(T+SP);	MW; g ₁₂ ; OE _Y ; NF	register Y skrivs till minnet Instruktion klar, hämta nästa...



8.5.5 Kombinerad LOAD/STORE – "READ/MODIFY/WRITE"

Av prestandaskäl, för att minska kodstorleken hos program, kan vanligt förekommande unära operationer utföras direkt i minnet. Instruktionerna kallas därför allmänt för *read/modify/write*. Utförandefasen delas då in i tre steg:

1. Operandens adress bestäms, detta kan innebära att adressen placeras i register TA, eller, om indexerad adressering används att en offset placeras i register T.
2. Operationen utförs i ALU:n och resultatet sparas i register R, under detta steg sker också flaggsättningen.
3. Resultatet i register R skrivs tillbaka till operandens adress.

Exempel 8.8 Implementering av utförandefas för
NEG Adr (Negate)

Operationen "byter tecken" på operanden:

Instruktion	Adressering					Operation	Flaggor			
NEG										
Variant	metod	OP	#	~		N	Z	V	C	
NEG Adr	Absolute	36	2	4	$\neg M(\text{Adr}) \rightarrow M(\text{Adr})$	Δ	Δ	Δ	Δ	

Adressen läses från minnet och placeras i TA där den måste finnas både vid operandläsning och då resultatet skrivs tillbaka:

1. $M(\text{PC}) \rightarrow \text{TA}; \text{PC}+1 \rightarrow \text{PC}$

Operationen utförs och flaggorna sätts:

2. $M(\text{TA})_{1k} + 1 \rightarrow \text{R}; \text{ALU}(\text{CC}) \rightarrow \text{CC}$

Resultatet skrivs tillbaka till operandens adress i minnet

3. $\text{R} \rightarrow M(\text{TA});$

Den resulterande styrsignalsekvensen kan nu bestämmas:

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₃₆)	$M(\text{PC}) \rightarrow \text{TA};$ $\text{PC}+1 \rightarrow \text{PC};$	MR; LD _{TA} ; INC _{PC} ;	'Adr' läses från minnet till TA PC uppdateras förbi 'Adr'
Q ₅	(Q ₅ •I ₃₆)	$M(\text{TA})_{1k} + 1 \rightarrow \text{R};$ $\text{ALU}(\text{CC}) \rightarrow \text{CC}$	MR; g ₁₄ ; f ₂ ; f ₀ ; g ₀ ; LD _R ; LD _{CC}	Läsning och tvåkomplementering flaggsättning
Q ₆	(Q ₆ •I ₃₆)	$\text{R} \rightarrow M(\text{TA});$	MW; g ₁₄ ; OE _R ; NF	register R skrivs till minnet Instruktion klar, hämta nästa...

8.6 Kontroll av programflöde

Vi har så här långt sett hur vår automatiska styrenhet utför ett sekvensiellt lagrat program. Det måste dock finnas olika sätt att påverka själva programflödet på. I vanliga programspråk finns konstruktioner som kräver programflödesändringar i olika former. Betrakta följande programkonstruktion utgörande ett *val*. Baserat på en test av något villkor ska antingen "Sekvens 1" eller "Sekvens 2" utföras. Varje "box" i figuren utgörs av en sekvens maskininstruktioner hos datorn.



FIGUR 8.24 VALKONSTRUKTION FÖR PROGRAMFLÖDESKONTROLL

Av flödesgrafen i Figur 8.24 framgår att programflödet måste kunna ändras, från villkorstesten, om villkoret inte är uppfyllt, till "Sekvens 2", eller från slutet av "Sekvens 1" till omedelbart efter "Sekvens 2". Det är dessutom klart att vi behöver kunna utföra såväl villkorliga som ovillkorliga programflödesändringar. Figuren visar exempelvis en sekvens av instruktioner som utför någon test och där den sista instruktionen används för att välja programflödet baserat på hur den tidigare testoperationen utfallit ("Uppfylld villkor"). Detta kallar vi en *villkorlig programflödesändring*. Sist i instruktionssekvensen "Sekvens 1" ser vi hur programflödet ska ändras till efter "Sekvens 2", alltså en *ovillkorlig programflödesändring*.

8.6.1 Ovillkorlig programflödesändring

Ovillkorlig programflödesändring sker genom att PC laddas med adressen till den instruktion där exekveringen ska återupptas. Instruktionen förekommer i olika varianter JMP (*jump*) och BRA (*branch always*) och som skiljer sig åt genom att operanden, dvs. destinationsadressen, kodas på olika sätt.

JMP Jump

RTN	EA $\rightarrow$ PC
Flaggor	Påverkas ej
Beskrivning	Ovillkorlig programflödesändring, nästa instruktion hämtas från effektiva adressen EA.

Detaljer:

Instruktion	Adressering					Operation	Flaggor			
JMP	Variant	metod	OP	#	~		N	Z	V	C
JMP	Adr	Absolute	33	2	2	Adr → PC	-	-	-	-
JMP	n, X	Indexed	53	2	4	n+X → PC	-	-	-	-
JMP	A, X	Indexed	63	1	4	A+X → PC	-	-	-	-
JMP	n, Y	Indexed	73	2	4	n+Y → PC	-	-	-	-
JMP	A, Y	Indexed	83	1	4	A+Y → PC	-	-	-	-

Exempel 8.9 Implementering av utförandefas för instruktionen JMP "Jump"

JMP Adr OP-kod 33₁₆
JMP n,Y OP-kod 73₁₆
JMP A,Y OP-kod 83₁₆

JMP Adr

Det räcker med en cykel för exekveringsfasen, där operanden, dvs. destinationsadressen, läses från minnet direkt till register PC.

$M(\text{PC}) \rightarrow \text{PC}$

Styrsignalerna blir:

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₃₃)	$M(\text{PC}) \rightarrow \text{PC};$	MR; LD _{PC} ; NF	'Adr' läses från minnet till PC Instruktion klar, hämta nästa...

För de indexerade adresseringsätten måste vi använda ALU:n för att addera offseten till innehållet i basregistret:

1. Offseten, detta kan vara en konstant som läses från minnet, eller innehållet i register A, placeras i register T, som förberedelse.
2. Basregistret (X eller Y) läggs ut i datavägen, addition utförs i ALU:n och resultatet sparas i register R.
3. Resultatet i register R skrivs till PC.

JMP n, Y

Implementeringen följer direkt av ovanstående beskrivning:

Q₄: M(PC)→T;
 Q₅: T+Y→R;
 Q₆: R→PC

Den resulterande styrsignalsekvensen kan nu bestämmas:

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₇₃)	M(PC)→T;	MR; LD _T ;	'n' läses från minnet till T
Q ₅	(Q ₅ •I ₇₃)	T+Y→R;	OE _Y ; f ₃ ;f ₁ ;f ₀ ; LD _R ;	adressberäkning
Q ₆	(Q ₆ •I ₇₃)	R→PC;	OE _R ; LD _{PC} ; NF	register R skrivs till PC Instruktion klar, hämta nästa...

JMP A, Y

Implementeringen av denna variant skiljer sig från den föregående endast i offseten, det räcker därför med att modifiera i första tillståndet:

Q₄: A→T;


Den resulterande styrsignalsekvensen blir då:

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₈₃)	A→T;	OE _A ; LD _T ;	offset läses från A till T
Q ₅	(Q ₅ •I ₈₃)	T+Y→R;	OE _Y ; f ₃ ;f ₁ ;f ₀ ; LD _R ;	adressberäkning
Q ₆	(Q ₆ •I ₈₃)	R→PC;	OE _R ; LD _{PC} ; NF	register R skrivs till PC Instruktion klar, hämta nästa...

8.6.2 PC-relativ adressering

En alternativ form av ovillkorlig programflödesändring utnyttjar så kallad programräknar-relativ adressering (PC-relativ). Destinationens läge anges här med en offset, snarare än en absolut adress. Offseten bestäms som skillnaden mellan destinationsadressen och instruktionen. Eftersom PC vid adressberäkningen "pekar på" instruktionen som omedelbart följer efter den PC-relativa instruktionen får vi sambandet:


$$\text{Destinationsadress} = \text{Instruktionsadress} + 2 + \text{OFFSET}$$



FIGUR 8.25 PC-RELATIV ADRESSERING

Exempel 8.10 PC-relativ offsetberäkning

Bestäm offset för en instruktion med PC-relativ adressering på adress (56)₁₆, och destinationsadress (A6)₁₆



Lösning:

$$\text{Offset} = \text{Destinationsadress} - (\text{Instruktionsadress} + 2) = A6 - (56 + 2) = 4E$$

Exempel 8.11 Utförandefasen för instruktionen "Branch Always"

BRA Branch always

RTN	PC+Offset → PC
Flaggor	Påverkas ej
Beskrivning	Ett hopp utförs till adressen ADRESS = PC+Offset. Offset räknas från adressen efter branchinstruktionen, dvs vid uträkningen av hoppadressen pekar PC på operationskoden som (eventuellt) finns direkt efter branchinstruktionen i minnet

Detaljer:

Instruktion	Adressering	Operation	Flaggor
BRA	metod OP # ~		N Z V C
BRA Adr	Relativ 21 2 4	PC+Offset → PC	- - - -

Då exekveringsfasen inleds innehåller PC adressen till OFFSET, RTN för hela instruktionen kan därför skrivas:

$$PC+1+(PC) \rightarrow PC$$

Vi delar upp detta i en styrsignalsekvens genom att först placera PC i T-registret för den kommande beräkningen och samtidigt placera PC i register TA för inläsning av OFFSET från minnet. Observera att värdet för PC i register T nu är 1 mindre än det värde som ska användas vid beräkningen av destinationsadressen:

$$PC \rightarrow T; PC \rightarrow TA$$

Därefter utförs själva adressberäkningen med hjälp av ALU:n på samma sätt som i Exempel 8.9. Vi kompenserar nu värdet för PC med att addera även konstanten 1 till den resulterande destinationsadressen och resultatet placeras i register R:

$$M(TA)+T+1 \rightarrow R$$

Slutligen återförs resultatet till PC, varefter instruktionen är utförd:


$$R \rightarrow PC$$

Den resulterande styrsignalsekvensen blir därför:


Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₂₁)	PC→T; PC→TA	OE _{PC} ; LD _T ; LD _{TA}	Operandhämtning
Q ₅	(Q ₅ •I ₂₁)	M(TA)+T+1→R	MR;f ₃ ;f ₁ ;f ₀ ;g ₀ ;g ₁₄ ;LD _R	Adressberäkning
Q ₆	(Q ₆ •I ₂₁)	R→PC	OE _R ; LD _{PC} ; NF	Resultatet återförs till PC

8.6.3 Villkorlig programflödesändring

Villkorlig programflödesändring använder flaggorna i CC-registret för att bestämma om en programflödesändring ska utföras, eller inte. Vi kan välja att testa enskilda flaggor men även olika flaggkombinationer. Den automatiska styrenheten omfattar därför även kombinatorik som tillhandahåller dessa flaggkombinationer.



Programkonstruktionen sätts samman av två instruktioner, där den första instruktionen påverkar flaggan Z och den andra instruktionen testar flaggan. Detta innebär att vi inte utan vidare kan placera ytterligare instruktioner mellan dessa.



Uttrycket "Z=0" kallar vi villkorsindikator och uttryckets värde uppfattas som "sant" om villkoret är uppfyllt. Om villkorsindikatorn är sann ska flödesändringen utföras, annars ska instruktionen inte göra någonting, utan exekveringen fortsätter med instruktionen omedelbart efter branch-instruktionen. Vid en jämförelse med *branch always*-instruktionen i Exempel 8.11 ser vi att den första fasen kan göras identisk:

PC → T; PC → TA;

I nästa fas sker beräkning av destinationsadress (i fall villkorsindikator är sann) precis som tidigare, vi kan samtidigt förbereda för sekventiell exekvering (i fall villkorsindikatorn är falsk) genom att öka PC med 1:

M(TA)+T+1 → R;
PC+1 → PC

I den avslutande fasen ska PC laddas med destinationsadressen (från R) om villkorsindikatorn är sann, annars ska PC lämnas eftersom registret ju nu innehåller adressen till nästa instruktion.

if(Villkorsindikation)
R → PC

Styrsignal för denna konstruktion blir:

LD_{PC} = Villkorsindikator

Det finns totalt 14 olika villkorsindikatorer som baseras på olika typer av test och jämförelser. Alla villkorliga instruktioner kan utformas på samma sätt där endast villkorsindikatorn skiljer sig. För test av en operand kan villkorsindikatorer i form av enkla flaggtest användas, se Tabell 8.6 nedan, av tabellen framgår att exekveringsfaserna skiljer sig åt endast i användande av villkorsindikatorer i form av flaggor N, V, C och Z samt flaggornas inverser.

Instruktion (Mnemonic)	Funktion	Villkorsindikation
"Branch if carry set" (BCS)	"Hopp" om <i>carry</i>	C=1
"Branch if carry clear" (BCC)	"Hopp" om <i>ICKE carry</i>	C=0
"Branch if equal" (BEQ)	"Hopp" om <i>zero</i>	Z=1
"Branch if not equal" (BNE)	"Hopp" om <i>ICKE zero</i>	Z=0
"Branch if minus" (BMI)	"Hopp" om <i>negative</i>	N=1
"Branch if plus" (BPL)	"Hopp" om <i>ICKE negative</i>	N=0
"Branch if overflow set" (BVS)	"Hopp" om <i>overflow</i>	V=1
"Branch if overflow clear" (BVC)	"Hopp" om <i>ICKE overflow</i>	V=0

TABELL 8.6 ENKLA FLAGGTEST

Exempel 8.12 Implementering av utförandefas OP-kod (25)₁₆, (BNE <Adr>, Branch on Not Equal)

Instruktionen beskrivs av:

Instruktion	Adressering	Operation	Flaggor
BNE	metod OP # ~		N Z V C
BNE Adr	Relativ	25 2 4 if(Z=0) PC+Offset → PC	- - - -

Villkorsindikatorn, i detta fall Z=0, realiseras med det boolska uttrycket !Z, dvs. inversen av Z-biten från CC-registret, styrsignalsekvensen blir därför:

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₂₅)	PC → T; PC → TA	OE _{PC} ; LD _T ; LD _{TA}	Placera adress till offset i TA och PC i T.
Q ₅	(Q ₅ •I ₂₅)	M(TA)+T+1 → R; PC+1 → PC	MR; f ₃ ; f ₁ ; f ₀ ; g ₀ ; g ₁₄ ; LD _R ; INC _{PC}	Adressberäkning, destinationsadress till R Uppdatera PC till att peka på nästa instruktion
Q ₆	(Q ₆ •I ₂₅)	if(Z=0) R → PC	OE _R ; LD _{PC} = !Z; NF	Om Z=0 återförs destinationsadressen till PC annars hämtas nu nästa instruktion

Relationsoperatorer används för att beskriva jämförelse av två tal:

- > "större än..."
- ≥ "större än eller lika med ..."
- < "mindre än..."
- ≤ "mindre än eller lika med..."

Instruktioner för jämförelse (compare) utförs med en operand (vänsterled) i något register (A, X, Y eller SP) och den andra operanden (högra ledet) i minnet. Vi låter R beteckna något av de tillåtna registren och analyserar de möjliga utfallen i följande tabell där vi åskådliggör hur operationen R-M kan resultera i tre olika utfall och hur dessa utfall i sin tur påverkar villkorsflaggorna. Vi börjar med en betraktelse av tal utan inbyggd tecken, dvs. flaggorna C och Z.

R-M	C	Z
R<M	1	x
R≥M	0	x
R>M	0	0

I tabellen till vänster ser vi att "mindre än"-villkoret indikeras av att C=1. Eftersom C och Z inte kan vara 1 samtidigt räcker det här med att använda C som villkorsindikator. Detta betyder samtidigt att det komplementära villkoret, "större än eller lika med" indikeras korrekt av att C=0.

Villkoret "större än" indikeras av att både C och Z är 0. Motsvarande komplementära villkor, "mindre än eller lika med" indikeras följaktligen av att någon av C eller Z är 1.

Dessa resultat sammanfattas som instruktioner i Tabell 8.7.

Instruktion (Mnemonic)	Relation	Villkorsindikation
"Branch if higher" (BHI)	R>M	C + Z = 0
"Branch if higher or same" (BHS)	R≥M	C=0
"Branch if lower" (BLO)	R<M	C=1
"Branch if lower or same" (BLS)	R≤M	C + Z = 1

TABELL 8.7 TEST AV TAL UTAN TECKEN

Exempel 8.13 Implementering av utförandefas OP-kod (2A)₁₆, (BHI <Adr>, Branch if Higher)

Instruktionen beskrivs av:

Instruktion	Adressering	Operation	Flaggor
BHI	metod	OP # ~	N Z V C
BHI Adr	Relativ	2A 2 4 If (C+Z=0): PC+Offset → PC	- - - -

Villkorsindikatorn, i detta fall C+Z=0, realiseras med det boolska uttrycket !(C+Z), styrsignalsekvensen blir därför:

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I _{2A})	PC→T; PC→TA	OE _{PC} ; LD _T ; LD _{TA}	Placera adress till offset i TA och PC i T.
Q ₅	(Q ₅ •I _{2A})	M(TA)+T+1→R; PC+1→PC	MR _{f3} ; f ₁ ; f ₀ ; g ₀ ; g ₁₄ ; LD _R ; INC _{PC}	Adressberäkning, destinationsadress till R Uppdatera PC till att peka på nästa instruktion
Q ₆	(Q ₆ •I _{2A})	If (C+Z=0) R→PC	OE _R ; LD _{PC} = !(C+Z); NF	Om Z=0 återförs destinationsadressen till PC annars hämtas nu nästa instruktion

R-M	N	Z
R<M	1	x
R≥M	0	x
R>M	0	0

För villkorsindikatorer för tal med inbyggt tecken kan vi i princip ersätta C-flaggan med N-flaggan, se tabellen till vänster. Sådana villkorsindikatorer skulle fungera för alla fall där tvåkomplementsspill inte uppstår (V=0). I de fall där V=1 blir det dock fel eftersom detta ju är en indikator för att N-flaggan är fel.

Vi kan hantera situationen genom att helt enkelt testa verkliga N då V=0 men i stället testa inversen av N då V=1. Den booleska funktionen $N \oplus V$ gör just detta. Villkorsindikatorer för relationer mellan tal med inbyggt tecken och deras tillhörande instruktioner sammanfattas i Tabell 8.8 där vi helt enkelt ersatt C med $N \oplus V$.

Instruktion (Mnemonic)	Relation	Villkorsindikation
"Branch if greater than" (BGT)	R>M	(N⊕V) + Z = 0
"Branch if greater or equal" (BGE)	R≥M	N⊕V = 0
"Branch if less than" (BLT)	R<M	N⊕V = 1
"Branch if less or equal" (BLE)	R≤M	(N⊕V) + Z = 1

TABELL 8.8 TEST AV TAL MED TECKEN

Exempel 8.14 Implementering av utförandefas OP-kod (2C)₁₆, (BGT <Adr>, Branch if Greater Than)

Instruktionen beskrivs av:

Instruktion	Adressering	Operation	Flaggor
BGT	metod	OP # ~	N Z V C
BGT Adr	Relativ	2C 2 4 If ((N⊕V) + Z = 0) PC+Offset → PC	- - - -

Villkorsindikatorn, i detta fall (N⊕V) + Z = 0, realiseras med det boolska uttrycket !((N⊕V) + Z), styrsignalsekvensen blir därför:

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I _{2C})	PC→T; PC→TA	OE _{PC} ; LD _T ; LD _{TA}	Placera adress till offset i TA och PC i T.
Q ₅	(Q ₅ •I _{2C})	M(TA)+T+1→R; PC+1→PC	MR _{f3} ; f ₁ ; f ₀ ; g ₀ ; g ₁₄ ; LD _R ; INC _{PC}	Adressberäkning, destinationsadress till R Uppdatera PC till att peka på nästa instruktion
Q ₆	(Q ₆ •I _{2C})	If ((N⊕V) + Z = 0) R→PC	OE _R ; LD _{PC} = !((N⊕V) + Z); NF	Om Z=0 återförs destinationsadressen till PC annars hämtas nu nästa instruktion

8.6.4 Stackoperationer

Vi introducerade tidigare, i avsnitt 8.2.2, begreppet "stackfunktion". Stacken används för tillfällig undanlagring, typiskt i sådana fall där processorns register inte räcker till av någon anledning. Stacken är en central mekanism som vi kommer att återkomma till i flera olika sammanhang. I detta avsnitt koncentrerar vi oss på hur styrsignalsekvenser, för de olika stackoperationerna, kan konstrueras.

Stackoperationerna *push* och *pull* i FLISP, är definierade så att de använder register SP. *push*-operationen definieras av RTN-beskrivningen:

SP-1→SP
R→M(SP)

dvs. stackpekaren SP minskas först med 1 för att skapa utrymme i minnet, därefter skrivs värdet från ett register, R kan vara något av A,X eller Y, till denna minnesposition. Detta innebär alltså att SP alltid pekar på det senast lagrade värdet. Den omvända operationen, *pull*, utförs i "spegelvänd" ordning och definieras av RTN-beskrivningen:

M(SP)→R
SP+1→SP

Funktionen kallas i bland *LIFO* (*last in first out*).

Exempel 8.15 Utförandefaser för instruktionerna PSHY och PULY

push-operationerna definieras enligt följande:

PSH Push register on Stack

RTN	SP-1 → SP				
	R → M(SP)				
Flaggor	Påverkas ej				
Beskrivning	Stackpekaren uppdateras först. Angivet registerinnehåll skrivs sedan på stacken				
Detaljer:					
Instruktion	Adressering			Operation	Flaggor
Variant	metod	OP	# ~		N Z V C
PSHA	Inherent	10	1	3 SP-1 → SP A → M(SP)	- - - -
PSHX	Inherent	11	1	3 SP-1 → SP X → M(SP)	- - - -
PSHY	Inherent	12	1	3 SP-1 → SP Y → M(SP)	- - - -
PSHCC	Inherent	13	1	3 SP-1 → SP CC → M(SP)	- - - -

Styrsignalsekvens för PSHY blir därför:

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₁₂)	SP-1→SP	DEC _{SP}	Minska stackpekare
Q ₅	(Q ₅ •I ₁₂)	Y→M(SP)	OE _Y ; g ₁₂ /MW; NF	Skriv register Y till stack

pull-operationerna definieras enligt:

PUL Pull register from stack


Varianten					
RTN	M(SP) → R SP+1 → SP				
Flaggor	Flaggorna påverkas endast vid PULC, då flaggorna får värden från stacken				
Beskrivning	Översta dataordet på stacken läses och placeras i angivet register. Stackpekaren uppdateras sedan				
Detaljer:					
Instruktion	Adressering		Operation		Flaggor
Variant	metod	OP # ~			N Z V C
PULA	Inherent	14 1 3	M(SP) → PC, SP+1 → SP		- - - -
PULX	Inherent	15 1 3	M(SP) → X SP+1 → SP		- - - -
PULY	Inherent	16 1 3	M(SP) → Y SP+1 → SP		- - - -
PULCC	Inherent	17 1 3	M(SP) → CC SP+1 → SP		Δ Δ Δ Δ

Styrsignalsekvens för PULY blir därför:

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₁₆)	M(SP) → X	LD _Y ; g ₁₂ /MR	Läs register Y från stack
Q ₅	(Q ₅ •I ₁₆)	SP+1 → SP	INC _{SP} ; NF	Öka stackpekare

8.6.5 Modularisering i subrutiner


För att spara minnesutrymme är det lämpligt att koda uppgifter som utförs ofta i programmet i form av subrutiner. Om vi tänker oss ett program, dvs. en sekvens av instruktioner, som utför ett *huvudprogram*, och att i denna sekvens finns det delsekvenser av instruktioner som upprepas flera gånger, kalla en sådan delsekvens *sub* och betrakta Figur 8.26.



FIGUR 8.26 ILLUSTRATION AV "IN-LINE" KODNING RESPEKTIVE SUBROUTIN

Till vänster i Figur 8.26 visas hur delsekvensen *sub* repeteras varje gång den ska utföras, vi säger då att delsekvensen *sub* kodas "in-line". Ett alternativt sätt, är att, som till höger i figuren, placera en instans av delsekvensen på någon annan plats i minnet och därefter utföra sekvensen via "anrop" från huvudprogrammet, vi säger då att vi kodat delsekvensen *sub* som en *subrutin*. Detta illustreras till höger i figuren, fördelen med detta är uppenbar, i stället för att repetera samma kod många gånger skapar vi i stället instruktioner för att anrop av en subrutin, *JSR (jump to subroutine)*.

Ett subrutinanrop kan ske från praktiskt taget godtyckliga adresser i huvudprogrammet och det krävs då att information om *återhoppadressen*, dvs. den adress där programexekveringen ska återupptas efter subrutinen, finns tillgänglig då subrutinen avslutas. Innan programräknaren PC ges adressen till subrutinens första instruktion måste registret alltså sparas och vi såg i förra avsnittet hur sådan tillfällig undanlagring av registerinnehåll kan göras med användning av stacken. För att återställa PC till återhoppadressen skapar i instruktionen *RTS (return from subroutine)*, se Figur 8.27



FIGUR 8.27 SUBROUTINANROP JSR/RTS

Exempel 8.16 Utförandefaser för instruktionerna *Jump to Subroutine* och *Return from subroutine*

Detaljer för JSR:

Instruktion JSR	Adressering				Operation	Flaggor			
variant	metod	OP	#	~		N	Z	V	C
JSR Adr	Absolute	34	2	4	SP-1 → SP PC → M(SP) Adr → PC	-	-	-	-

I utförandefasens första klockcykel läses destinationadressen genom ALU:n till register R under den sista klockcykeln ska sedan denna adress överföras till PC. Samtidigt uppdateras PC.

$M(PC) \rightarrow R;$
 $PC+1 \rightarrow PC$

Efter uppdateringen pekar nu PC på nästa sekvensiella instruktion, dvs. PC innehåller *återhopsadressen*, vilken nu ska läggas på stacken. Denna operation måste delas upp i två klockcykler: först minskas SP med 1, därefter skrivs PC till minnet:

$SP-1 \rightarrow SP;$
 $PC \rightarrow M(SP)$

Slutligen överförs destinationsadressen till PC, varefter instruktionen är slutförd.

$R \rightarrow PC$

Styrsignalsekvensen blir då:

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ • I ₃₄)	$M(PC) \rightarrow R;$ $PC+1 \rightarrow PC;$ $SP-1 \rightarrow SP;$	MR; f ₃ ; f ₀ ; LD _R ; INC _{PC} ; DEC _{SP} ;	Adress från minnet till register R Uppdatera PC Minska stackpekare
Q ₅	(Q ₅ • I ₃₄)	$PC \rightarrow M(SP)$	OEP _C ; g ₁₂ ; MW	Lägg PC på stacken
Q ₆	(Q ₆ • I ₃₄)	$R \rightarrow PC$	OER; LD _{PC} ; NF	Adress från register R till PC

RTS

Instruktion RTS	Adressering				Operation	Flaggor			
	metod	OP	#	~		N	Z	V	C
RTS	Inherent	43	1	2	$M(SP) \rightarrow PC$ $SP+1 \rightarrow SP$	-	-	-	-

Destinationsadressen förutsätts nu ligga överst på stacken. Under utförandefasens första klockcykel läses denna till PC:

$M(SP) \rightarrow PC;$

Under den andra klockcykeln återställs stackpekarens värde till det den hade precis före subrutinanropet:

$SP+1 \rightarrow SP$

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ • I ₄₃)	$M(SP) \rightarrow PC;$ $SP+1 \rightarrow SP;$	MR; g ₁₂ ; LD _{PC} ; INC _{SP} ; NF	Adress från minnet, överst på stacken, till register PC Återställ stackpekare

Exempel 8.17 Användning av instruktionerna *JSR* och *RTS*

Detta exempel illustrerar hur ett subrutinanrop och återhopp sker. Det förutsätts att "huvudprogrammet" placerats med start på adress 30₁₆ i minnet, att subrutininen, som bara innehåller en NOP-instruktion (OP-kod 00) och en RTS-instruktion (OP-kod 43) placerats på adress 53₁₆. Minnesutrymmet 10₁₆ t.o.m 1F₁₆ har reserverats för stack.

För att utföra huvudprogrammet placeras nu först dess startadress (30₁₆) i PC, därefter placeras adressen 20₁₆ i SP. Observera att denna adress egentligen inte används för stacken eftersom en *push*-operation alltid inleds med att minska SP med 1. Den först använda adressen i stacken (TOS) blir därför 1F₁₆. Figuren längst till vänster illustrerar situationen efter dessa operationer.

Huvudprogrammets enda instruktion är JSR 53₁₆, och när denna utförts har vi den situation som illustreras av den mellersta figuren, SP har minskats med 1, och överst på stacken finns återhopsadressen (32₁₆), PC har fått värdet 53₁₆, dvs. adressen till subrutinens första instruktion.

Slutligen, i figuren längst till höger, illustreras situationen efter det att båda instruktionerna i subrutinen utförts. PC har nu fått värdet som ligger överst på stacken, dvs återhopsadressen 32₁₆, därefter har SP ökats med 1 och därmed återfått värdet registret hade före subrutinanropet.

