

Styrenheten – styrsignalsekvenser programflödeskontroll


Dagens föreläsning behandlar:
Kompendium kapitel 8.6
Arbetsboken kapitel 14

Ur innehållet:

- Konstruktion och implementering av styrsignalsekvenser:
 - Kontroll av programflödet
 - PC-relativ adressering
 - Stackfunktioner
 - Subrutiner

Kontroll av programflöde

Instruktionerna är ordnade sekventiellt i minnet och utförs normalt i denna ordning. Vissa programkonstruktioner kräver dock programflödesändring.



Två typer av programflödesändringar

- Ovillkorlig
- Villkorlig, baserad på flaggorna i CC-registret


Ovillkorlig programflödesändring

Exempel på situation som kräver ovillkorlig flödesändring

Sekvens2 är en sekvens av instruktioner som INTE ska utföras om Sekvens1 utförs.

Programflödet måste "hoppa över" Sekvens2

Instruktion "Jump":
JMP <ny adress>



Instruktionen JMP

JMP	Jump
RTN	EA → PC
Flaggor	Påverkas ej
Beskrivning	Ovillkorlig programflödesändring, nästa instruktion hämtas från effektiva adressen EA.

Detaljer:

Instruktion	Adressering	OP	#	~	Operation	Flaggor	
JMP	Adr	Absolute	33	2	2	Adr → PC	N Z V C
JMP	n, X	Indexed	53	2	4	n+X → PC	- - - -
JMP	A, X	Indexed	63	1	4	A+X → PC	- - - -
JMP	n, Y	Indexed	73	2	4	n+Y → PC	- - - -
JMP	A, Y	Indexed	83	1	4	A+Y → PC	- - - -


Då adressen är känd från början

Då adressen är känd relativt en position som måste beräknas

Då adressen är känd som en position som måste beräknas med en förskjutning som också måste beräknas

Utförandefasen av JMP Adr

"OPERAND" är destinationsadress
 Det räcker med en cykel för exekveringsfasen, där operanden, dvs. destinationsadressen, läses från minnet direkt till register PC.
 $M(PC) \rightarrow PC$



Styrsignalerna blir:

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₃₃)	M(PC)→PC;	MR; LD _{PC} ; NF	'Adr' läses från minnet till PC Instruktion klar, hämta nästa

```

JMP Adr
Adr->PC ; NF
# MergeState MR=      (I33*Q4)
# MergeState LDPC=    (I33*Q4)
# MergeState NF=      (I33*Q4)
        
```

Utförandefaser för JMP n,Y och JMP A,Y

För de indexerade adresseringssätten måste vi använda ALU:n för att addera offseten till innehållet i basregistret:

- Offseten, detta kan vara en konstant som läses från minnet, eller innehållet i register A, placeras i register T, som förberedelse.
- Basregistret (Y) läggs ut i datavägen, addition utförs i ALU:n och resultatet sparas i register R.
- Resultatet i register R skrivs till PC.

Implementeringen följer direkt av ovanstående:

Q₄: M(PC)→T;
 Q₅: T+Y→R;
 Q₆: R→PC

styrsignalsekvens:


Implementeringen av denna variant skiljer sig från den föregående endast i offseten, det räcker därför med att modifiera i första tillståndet:
 Q₄: A→T;

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₃₁)	M(PC)→T;	MR, LD _T ;	'n' läses från minnet till T
Q ₅	(Q ₅ •I ₃₂)	T+Y→R;	OE _V ; b ₁ ; f ₁ ; LD _R ;	adressberäkning
Q ₆	(Q ₆ •I ₃₃)	R→PC;	OE _R ; LD _{PC} ; NF	register R skrivs till PC Instruktion klar, hämta nästa

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q ₄	(Q ₄ •I ₃₂)	A→T;	OE _A ; LD _T ;	offset läses från A till T
Q ₅	(Q ₅ •I ₃₂)	T+Y→R;	OE _V ; b ₁ ; f ₁ ; LD _R ;	adressberäkning
Q ₆	(Q ₆ •I ₃₃)	R→PC;	OE _R ; LD _{PC} ; NF	register R skrivs till PC Instruktion klar, hämta nästa

PC-relativ adressering

Alternativt sätt att koda destinationsadressen vid en programflödesändring:




Destinationsadress =
 Instruktionsadress + 2 + OFFSET.

PC-relativ adressering kan användas för att skapa *positionsberoende* kod.

Exempel: Offsetberäkning

Bestäm offseten för en instruktion med PC-relativ adressering på adress (56)₁₆, och destinationsadress (A6)₁₆



Lösning:

$$\text{Offset} = \text{Destinationsadress} - (\text{Instruktionsadress} + 2) = A6 - (56 + 2) = 4E$$

Instruktionen "Branch always"

BRA Branch always

RTN	PC+Offset → PC
Flaggor	Påverkas ej
Beskrivning	Ett hopp utförs till adressen ADDRESS = PC+Offset. Offset räknas från adressen efter branchinstruktionen, dvs vid uträkningen av hoppadressen pekar PC på operationskoden som (eventuellt) finns direkt efter branchinstruktionen i minnet

Detaljer:

Instruktion BRA	Adressering			Operation	Flaggor		
	metod	OP	# ~		N	Z	V C
BRA Adr	Relativ	21	2 4	PC+Offset → PC	-	-	-

Instruktionen används på samma sätt som JMP Adr (funktionellt likvärdiga) men operanden kodas PC-relativt

Implementering av BRA Destinationsadress

Då exekveringsfasen inleds innehåller PC adressen till OFFSET, RTN för hela instruktionen kan därför skrivas:

$$PC+1+(PC) \rightarrow PC$$

Operationen delas upp i:


$$Q_4: PC \rightarrow T; PC \rightarrow TA,$$

$$Q_5: M(TA)+T+1 \rightarrow R,$$

$$Q_6: R \rightarrow PC$$

Vilket ger:

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ • I ₂₁)	PC → T; PC → TA	OE _{PC} ; LD _T ; LD _{TA}	Operandhämtning
Q ₅	(Q ₅ • I ₂₁)	M(TA)+T+1 → R	MR _{f3} ; f ₁ ; f ₀ ; g ₀ ; g ₁₄ LD _R	Adressberäkning
Q ₆	(Q ₆ • I ₂₁)	R → PC	OE _R ; LD _{PC} ; NF	Resultatet återfors till PC




```

; Implementering av BRA pcel
; PC->TA; PC->T
# MergeState OEPC= (I21*Q4)
# MergeState LD= (I21*Q4)
# MergeState LDTA= (I21*Q4)
; M(TA)+1->R;
# MergeState F3= (I21*Q5)
# MergeState F1= (I21*Q5)
# MergeState F0= (I21*Q5)
# MergeState G0= (I21*Q5)
# MergeState G14= (I21*Q5)
# MergeState MR= (I21*Q5)
# MergeState LDR= (I21*Q5)
; R->PC; NF
# MergeState OER= (I21*Q6)
# MergeState LDPC= (I21*Q6)
# MergeState NF= (I21*Q6)
    
```

Villkorlig programflödesändring


Vid villkorlig programflödesändring används flaggorna i CC-registret för att bestämma om en programflödesändring ska utföras, eller inte.



Vi kan välja att testa enskilda flaggor men även olika flaggkombinationer. Den automatiska styrenheten omfattar därför även kombinatorik som tillhandahåller dessa flaggkombinationer.

Vid jämförelse med 0

Programmet styrs att utföra en slinga, så länge innehållet i register A är skilt från 0, BNE (Branch Not Equal). Instruktionen DECA påverkar flaggor i CC, BNE-instruktionen testas...



Uttrycket "Z = 0" kallar vi villkorsindikator och uttryckets värde uppfattas som "sant" om villkoret är uppfyllt. Om villkorsindikatorn är sann ska flödesändringen utföras, annars ska instruktionen inte göra någonting, utan exekveringen fortsätter med instruktionen omedelbart efter branch-instruktionen.

Implementering av villkorlig instruktion

Först placeras PC i både T och TA för att förbereda bildandet av destinationsadressen:

$$Q_4: PC \rightarrow T; PC \rightarrow TA;$$

I nästa fas beräknas destinationsadress, samtidigt förbereds för sekventiell exekvering (om villkorsindikatorn är falsk) genom att öka PC med 1:



$$Q_5: M(TA)+T+1 \rightarrow R; PC+1 \rightarrow PC$$

I den avslutande fasen laddas PC med destinationsadressen (från R) om villkorsindikatorn är sann, annars ska PC lämnas eftersom det innehåller adressen till nästa instruktion.


$$Q_6: \text{if (Villkorsindikator)} \\ R \rightarrow PC$$

Styrsignal för denna konstruktion blir:

$$LD_{PC} = \text{Villkorsindikator}$$



Villkorsindikatorer (totalt 14 olika)



Enkla flaggtest

Instruktion (Mnemonic)	Funktion	Villkorsindikation
"Branch if carry set" (BCS)	"Hopp" om <i>carry</i>	C=1
"Branch if carry clear" (BCC)	"Hopp" om <i>ICKE carry</i>	C=0
"Branch if equal" (BEQ)	"Hopp" om <i>zero</i>	Z=1
"Branch if not equal" (BNE)	"Hopp" om <i>ICKE zero</i>	Z=0
"Branch if minus" (BMI)	"Hopp" om <i>negative</i>	N=1
"Branch if plus" (BPL)	"Hopp" om <i>ICKE negative</i>	N=0
"Branch if overflow set" (BVS)	"Hopp" om <i>overflow</i>	V=1
"Branch if overflow clear" (BVC)	"Hopp" om <i>ICKE overflow</i>	V=0

Tal utan tecken

Instruktion (Mnemonic)	Relation	Villkorsindikation
"Branch if higher" (BHI)	R>M	C + Z = 0
"Branch if higher or same" (BHS)	R≥M	C=0
"Branch if lower" (BLO)	R<M	C=1
"Branch if lower or same" (BLS)	R≤M	C + Z = 1

Tal med tecken

Instruktion (Mnemonic)	Relation	Villkorsindikation
"Branch if greater than" (BGT)	R>M	(N⊕V) + Z = 0
"Branch if greater or equal" (BGE)	R≥M	N⊕V = 0
"Branch if less than" (BLT)	R<M	N⊕V = 1
"Branch if less or equal" (BLE)	R≤M	(N⊕V) + Z = 1

Relationer

Tal utan tecken

R-M	C	Z	Instruktion (Mnemonic)	Relation	Villkorsindikation
R<M	1	x	"Branch if higher" (BHI)	R>M	C + Z = 0
R≥M	0	x	"Branch if higher or same" (BHS)	R≥M	C=0
R>M	0	0	"Branch if lower" (BLO)	R<M	C=1
R>M	0	0	"Branch if lower or same" (BLS)	R≤M	C + Z = 1

Tal med tecken

R-M	N	Z	Instruktion (Mnemonic)	Relation	Villkorsindikation
R<M	1	x	"Branch if greater than" (BGT)	R>M	(N⊕V) + Z = 0
R≥M	0	x	"Branch if greater or equal" (BGE)	R≥M	N⊕V = 0
R>M	0	0	"Branch if less than" (BLT)	R<M	N⊕V = 1
R>M	0	0	"Branch if less or equal" (BLE)	R≤M	(N⊕V) + Z = 1

Implementering av instruktion BGT

Instruktion	Adressering	Operation	FI
BGT	Relativ	if((N⊕V) + Z = 0) PC ← PC + Offset	N

Villkorsindikatorn, i detta fall (N⊕V) + Z = 0, realiseras med det boolska uttrycket !((N⊕V) + Z), styrsignalsekvensen blir därför:

```


BGT
; PC->TA; PC->T
; MergeState OEP= (I2C*Q4)
; MergeState LDT= (I2C*Q4)
; MergeState LDTA= (I2C*Q4)
; M(TA)+1->R; PC+1->PC
; MergeState F3= (I2C*Q5)
; MergeState F1= (I2C*Q5)
; MergeState F0= (I2C*Q5)
; MergeState G0= (I2C*Q5)
; MergeState G14= (I2C*Q5)
; MergeState MR= (I2C*Q5)
; MergeState LDR= (I2C*Q5)
; MergeState INCPC= (I2C*Q5)
; if( (NXV)+3=0) R->PC; NF
; MergeState OER= (I2C*Q6)
; MergeState LDP= (I2C*Q6 + 1((NXV)+3))
; MergeState NF= (I2C*Q6)
    
```

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I _{2C})	PC→T; PC→TA	OE _{PC} ; LD _T ; LD _{TA}	Placera adress till offset i TA och PC i T.
Q ₅	(Q ₅ •I _{2C})	M(TA)+T+1→R; PC+1→PC	MR; f ₃ ; f ₁ ; f ₀ ; g ₀ ; g ₁₄ ; LD _R ; INC _{PC}	Adressberäkning, destinationsadress till R Uppdatera PC till att peka på nästa instruktion
Q ₆	(Q ₆ •I _{2C})	if((N⊕V) + Z = 0) R→PC	OE _R ; LD _{PC} = !((N⊕V) + Z); NF	Om ((N⊕V) + Z)=0 återförs destinationsadressen till PC annars hämtas nu nästa instruktion



Implementering av stackfunktioner Exempel PSHY/PULY

```
LDSP #2016
LDY #5516
PSHY
PULY
```



PSHY	Inherent	12	1	3	M(SP) → Y SP-1 → SP Y → M(SP)
------	----------	----	---	---	-------------------------------------

PULY	Inherent	16	1	3	M(SP) → Y SP+1 → SP
------	----------	----	---	---	------------------------


Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₁₂)	SP-1 → SP	DEC _{SP}	Minska stackpekare
Q ₅	(Q ₅ •I ₁₂)	Y → M(SP)	OE _Y ; g ₁₂ ; MW; NF	Skriv register Y till stack

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₁₆)	M(SP) → Y	LD _Y ; g ₁₂ ; MR	Läs register Y från stack
Q ₅	(Q ₅ •I ₁₆)	SP+1 → SP	INC _{SP} ; NF	Öka stackpekare



Modularisering, subrutiner

Delsekvenser som utförs frekvent placeras som *subrutiner*



Instruktioner:

JSR (*Jump to SubRoutine*)
RTS (*ReTurn from Subroutine*)

Instruktion	Adressering	Operation	Flaggor
variant	metod	OP # ~	N Z V C
JSR	Adr	34 2 4 SP-1 → SP PC → M(SP) Adr → PC	- - - -

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₁₆)	M(PC) → R; PC+1 → PC; SP-1 → SP;	MR; f ₁ ; LD _R ; INC _{PC} ; DEC _{SP} ;	Adress från minnet till register R Uppdatera PC Minska stackpekare
Q ₅	(Q ₅ •I ₁₆)	PC → M(SP)	OE _{PC} ; g ₁₂ ; MW	Lägg PC på stacken
Q ₆	(Q ₆ •I ₁₆)	R → PC	OE _R ; LD _{PC} ; NF	Adress från register R till PC

Instruktion	Adressering	Operation	Flaggor
variant	metod	OP # ~	N Z V C
RTS	Inherent	43 1 2 M(SP) → PC SP+1 → SP	- - - -

Tillstånd	Summa-term	RTN-beskrivning	Aktiva (=1) Styrsignaler	Kommentarer
Q ₄	(Q ₄ •I ₁₆)	M(SP) → PC; SP+1 → SP;	MR; g ₁₂ ; LD _{PC} ; INC _{SP} ; NF	Adress från minnet, överst på stacken, till register PC Återställ stackpekare



Exempel: subrutinanrop

