

# Det lagrade programmets princip – en automatisk styrenhet

Dagens föreläsning behandlar:  
 Kompendiet kapitel 8.1-8.4  
 Arbetsboken kapitel 14

Ur innehållet:


- ❑ Det lagrade programmets princip
- ❑ En automatisk styrenhet
- ❑ Konstruktion och implementering av styrsignalsekvenser

# Det lagrade programmets princip


John Louis Von Neumann (1903-1957)

"Det lagrade programmets princip", dvs program och data i samma minne.

Sådana datorer kallas också "von Neumann-dator"



Omkopplare som tidigare ställts in för att styra registeröverföring, ALU-operation etc. ersätts av en "instruktion" som placerats i minnet.



# Det lagrade programmets princip

Metoden förutsätter en automatisk styrenhet som kan identifiera en specifik operation och därefter utföra styrsignalsekvensen för operationen.


Vi tilldelar varje specifik operation en unik "operationskod"

EXEMPEL:


CLR A  
 CLR 10<sub>16</sub>

Instruktion	Adressering	Operation	Flaggor
Clear	metod	OP	N Z V C
Variant			
CLR A	Inherent	0 → A	0 1 0 0
CLR Adr	Absolute	0 → M(Adr)	


Vi tillför en sekvensierare för att kunna identifiera varje steg i styrsignalsekvensen




# Programräknaren PC – dirigenten...



- En automatisk styrenhet i en von Neumann-dator förutsätter att instruktioner placerats efter varandra ("konsekutivt") i minnet.
- Minnesadressen till den instruktion i programmet som står i tur att utföras lagras därför i *programräknaren* (PC).
- Programräknarens innehåll uppdateras automatiskt efter hand som instruktioner hämtas och utförs.
- Eftersom operationen PC+1 → PC är mycket frekvent så förses PC med den speciella funktionen INC<sub>PC</sub>.



# Dataväg, minne med programräknare och instruktionsregister




- Vi inför ett nytt register (I) instruktionsregister avsett enbart för operationskoder
- Vi inför också en programräknare, PC
- För att kunna låta PC adressera minnet på ett enkelt sätt inför vi här en väljare med styrsignalen  $g_{10}$ .
- Då  $g_{10}=0$  kopplas PC till minnets adressledningar.
- Då  $g_{10}=1$  kopplas TA (som tidigare) till minnets adressledningar.

# Hämta och utför instruktion


I sin enklaste form kan en instruktion delas in i två faser:

- I den första fasen, som kallas *hämtfasen*, läses operationskoden för instruktionen i minnet och lagras i instruktionsregistret I,
- I den andra fasen, som kallas *utförandefasen*, avkodas styrenheten innehållet i instruktionsregistret I, dvs operationskoden, och utför den styrsignalsekvens som operationskoden anger.



# Hämta instruktion (FETCH)

RTN-beskrivning	Styrsignaler	Kommentarer
M(PC)→I;	MR=1; LDI=1; INCP <sub>C</sub> =1;	Adressen för nästa instruktions operationskod dvs. PC kopplas till minnets adressbuss. Läs operationskoden från minnet och placera i instruktionsregistret I. Adressen som finns i PC ökas med ett.



- FETCH-fasens uppgift är att överföra nästa instruktions operationskod till instruktionsregistret
- Detta förutsätter då att PC verkligen innehåller adressen till en instruktion (snarare än data...)
- Efter instruktionshämtning är det nödvändigt att öka PC med 1, och förbereda för en exekveringsfas eller en ny instruktionshämtning

# Stack-operationer SP

## push


- Först minskas SP med 1 för att skapa utrymme för registerinnehållet
- Därefter placeras registerinnehållet på det nu utpekade minnesutrymmet.

$$SP-1 \rightarrow SP, r \rightarrow M(SP)$$

## pull

- Värdet på den adress som SP innehåller, kopieras till ett register
- Därefter ökas SP med 1, och återställer därmed stacken

$$M(SP) \rightarrow r, SP+1 \rightarrow SP$$




# Tillfällig undanlagring med SP

Instruktionssekvensen


```
LDSP #2016
LDA #5516
PSHA
PULA
```

Illustreras i figuren .




# FLIS-processorn

- Ytterligare två "adress"-register, X och Y, har tillförts...




# FLIS-processorns styrenhet

Signal	Funktion
<i>Insgångar till styrenheten</i>	
CP	"Clock Pulse", systemklocka
Reset	Asynkron återställningssignal
Interrupt	Extern avbrottsignal, samplas vid CP (positiv flank), kontrolleras vid NF
Q <sub>state</sub>	Tillstånd "state" anges på hexadecimal form med siffrorna 0 to m F, dvs totalt 16 olika tillstånd
I <sub>opcode</sub>	Operasjonskod, anger enhetstyp i instruktionsregistret avkodat av en "en av 256-väljare". "opcode" anges på hexadecimal form, dvs 0 to m FF
<i>Utgångar från styrenheten</i>	
LD <sub>A</sub>	"Load register A enable", Akkumulator
LD <sub>I</sub>	"Load register I enable", instruktionsregister
OE <sub>A</sub>	"Output enable register A", Akkumulator
LD <sub>T</sub>	"Load register T enable", Temporärregister
LD <sub>R</sub>	"Load register R enable", Resultatregister
LD <sub>CC</sub>	"Load register CC enable", Flaggregister (Condition Codes)
OE <sub>CC</sub>	"Output enable register CC", Flaggregister (Condition Codes)
LD <sub>X</sub>	"Load register X enable", Adressregister
OE <sub>X</sub>	"Output enable register X", Flaggregister
LD <sub>Y</sub>	"Load register Y enable", Adressregister
OE <sub>Y</sub>	"Output enable register Y", Flaggregister
LD <sub>PC</sub>	"Load register PC enable", Programräknare
OE <sub>PC</sub>	"Output enable register PC", Programräknare
INC <sub>PC</sub>	"Increment register PC", Addera 1 till programräknare
LD <sub>SP</sub>	"Load register SP enable", Stackpekare
OE <sub>SP</sub>	"Output enable register SP", Stackpekare
INC <sub>SP</sub>	"Increment register PC", Addera 1 till stackpekare
DEC <sub>SP</sub>	"Decrement register SP", Subtrahera 1 från stackpekare
LD <sub>TA</sub>	"Load register TA enable", Adressräkningsregister
MR	"Memory Read", Avkoda adressbuss och klocka ut data från minne "input"
MW	"Memory Write", Avkoda adressbuss och klocka in data till minne "output"
I <sub>5</sub> , I <sub>6</sub>	Funktionsväljare för ALU
Q <sub>0</sub> , Q <sub>1</sub>	Styrsignaler för valparfunktioner





# FLIS-processorns styrenhet



- Styrsignaler bildas från:
- Operationskod
  - Räknavstånd
  - I förekommande fall: flaggvillkor




# Styrenhetens insignaler





• Operationskoder ( $I_0$  t.o.m  $I_{255}$ )



AND/OR för en utsignal



# Styrenhetens olika faser




RESET och FETCH faser konstanta, 3 respektive 1 klockcykel  
EXECUTE är instruktionsberoende och får ta maximalt 12 klockcykler

# RESET

Operation

$$1 \rightarrow CC(I), M(FF_{16}) \rightarrow PC$$

Motsvarande tillståndsgraf







Styrsignalsekvens

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler	Kommentarer
$Q_0$	$(Q_0 \bullet 1)$	$(FF)_{16} \rightarrow R$	$f_1=1, f_2=1;$ $LD_R=1;$ $g_{11}=1;$ $LD_{CC}=1;$	ALU-funktionen väljs så att talet $FF_{16}$ finns på ALU:n's utgång, dvs funktionskod 3, ALU-funktion = $(0011)_2$ . Laddningången på R-registret etställs så att utvärdet från ALU'n $FF_{16}$ laddas i R-registret vid nästa klockpuls. I-flaggan i CC satts till 1, övriga flaggor får initialvärden $(1,0,0,0)$
$Q_1$	$(Q_1 \bullet 1)$	$R \rightarrow TA$	$OE_R=1;$ $LD_{TA}=1;$	Talet $FF_{16}$ i R-registret kopplas ut på bussen. Talet $FF_{16}$ på bussen laddas i temporäradressregistret vid nästa klockpuls.
$Q_2$	$(Q_2 \bullet 1)$	$M \rightarrow PC$	$MR=1;$ $g_{14}=1;$ $LD_{PC}=1;$	Minnesinnehållet på adress $FF_{16}$ läses genom att minnet aktiveras för läsning. Temporäradressregistret adresserar minnet Det dataord som läses placeras i PC vid nästa klockpuls.

# RESET

Logik för RESET i styrenheten



# FETCH

Operation


$M(PC) \rightarrow I;$   
 $PC+1 \rightarrow PC$

$Q_3$

$MR=1;$   
 $LD_I=1;$   
 $CLR_T=1;$   
 $INC_{PC}=1$

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler	Kommentarer
$Q_3$	$(Q_3 \bullet 1)$	$M(PC) \rightarrow I;$ $0 \rightarrow T;$	$MR=1;$ $LD_I=1;$ $INC_{PC}=1;$ $CLR_T=1;$	Adressen för nästa instruktions operationskod dvs. PC kopplas till minnets adressbuss. Läs operationskoden från minnet och placera i instruktionsregistret I. Adressen som finns i PC ökas med ett. Register för index vid adressberäkningar nollställs.


Logik för FETCH i styrenheten



Det lagrade programmets princip – en automatisk styrenhet



# EXECUTE – styrsignalsekvenser för utförande

EXEMPEL



Instruktion	Adressering	Operation	Flaggor
NOP	metod OP # ~	No operation	N Z V C
NOP	Inherent 00 1 2	No operation	- - - -

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
$Q_4$	$(Q_4 \bullet 100)$		NF	Instruktion klar, hämta nästa...



Det lagrade programmets princip – en automatisk styrenhet


# Flaggpåverkan

Flaggbitarna i CC kan påverkas med hjälp av styrsignalerna  $g_2$  t.o.m  $g_{11}$ .


$g_3$	$g_2$	C väljs enligt:	RTN
0	0	C tas från ALU'n	$ALU(C) \rightarrow C$
0	1	C tas från bit 0 på bussen	$b_0 \rightarrow C$
1	0	Återställning (nollställning) av C	$0 \rightarrow C$
1	1	C återförs (ändras ej)	

Instruktion	Adressering	Operation	Flaggor
Clear Variant	metod OP # ~	$0 \rightarrow A$	N Z V C
CLRA	Inherent 05 1 3	$0 \rightarrow A$	0 1 0 0

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
$Q_4$	$(Q_4 \bullet 10)$	$0 \rightarrow R;$ $ALU(N, V, Z, C) 0 \rightarrow CC;$ $LD_{CC};$	$LD_C;$ $LD_{CC};$	Alla ALU's t-sgnaler är 0 vilket ger ALU-funktion "nollställning", värdet 0 placeras därför i R. Samtliga flaggor från ALU'n överförs till CC
$Q_5$	$(Q_5 \bullet 10)$	$R \rightarrow A$	$OE_R;$ $LD_C;$ NF	Resultat (0) överförs till register A. Instruktion klar, hämta nästa





Styrenhetens logik utökas därför enligt följande:



Det lagrade programmets princip – en automatisk styrenhet

# Översikt av FLISP:s instruktionsuppställning



Detaljerade beskrivningar:

Instruktion	Adressering	Operation	Flaggor
Clear Variant	metod OP # ~	$0 \rightarrow A$	N Z V C
CLRA	Inherent 05 1 3	$0 \rightarrow A$	0 1 0 0

Det lagrade programmets princip – en automatisk styrenhet

# Exempel: CLRA


styrsignalsekvensen för exekveringsfasen ska implementeras, metoden är:

Instruktion	Adressering	Operation	Flaggor
Clear	metod	OP # ~	N Z V C
CLRA	Inherent	05 1 3 0 → A	0 1 0 0

1. Utgå från instruktionens beskrivning i handboken

Tillstånd	Summa-term	RTN-beskrivning	Styrsignaler (=1)	Kommentarer
Q <sub>4</sub>	(Q <sub>4</sub> •I <sub>05</sub> )	0 → R	LD <sub>R</sub>	Alla ALU'ns f-signal är 0 vilket ger ALU-funktion "nollställning", värdet 0 placeras därför i R
Q <sub>5</sub>	(Q <sub>4</sub> •I <sub>05</sub> )	ALU(N,V,Z,C) 0 → CC	LD <sub>CC</sub>	Samtliga flaggor från ALU'n överförs till CC
Q <sub>6</sub>	(Q <sub>4</sub> •I <sub>05</sub> )	R → A	OE <sub>R</sub> , LD <sub>A</sub> , NF	Resultat (R) överförs till register A Instruktion klar, hämta nästa

2. Beskriv först i RTN, sedan i styrsignaler




3. Implementering med AND/OR-logik, dvs. summatermernas bidrag till styrenheten


# Implementering i FLISP

Styrsignalsekvenser implementeras i FLISP, simulator och laborationssystem, via speciella "script"-filer.


Simulator DigiFlisp, ETERM för FLISP



Laboration 3, styrsignalsekvenser



Laboration 4, assemblerprogrammering




Samma instruktionsbeskrivningar ligger till grund för olika FLISP-enheter

# "Merge State" – lägg till AND-villkor i ELLER nätet

Direktivet används för att lägga till ytterligare ett specifikt AND-villkor (Tillstånd \* operationskod)

Den nya produkten läggs till den ELLER-grind, vars styrsignal man utökar.



Exempel:

```
# MergeState NF= (Q5*I05)
```

# Exempel: CLRA, beskrivning i "script" fil

```
-----
CLRA (05)
; 0->R
# MergeState LDR=(I05*Q4)
; Flaggsättning
; ALU(N)->CC(N); ALU(Z)->CC(Z); ALU(V)->CC(V); ALU(C)->CC(C);
# MergeState LDCC=(I05*Q4)
# MergeState OER=(I05*Q5)
# MergeState LDA=(I05*Q5)
# MergeState NF=(I05*Q5)
-----
```

Rader som *inte* inleds med '#' tolkas som kommentarer

Motsvarar AND/OR-logiken:

