

# Centralenheten: ALU, dataväg och minne

Dagens föreläsning:  
 Kompendium kapitel 7  
 Arbetsbokens kapitel 11,12

Ur innehållet:


- RTN, beskrivande notation
- Dataväg med Aritmetik/Logik- enhet (ALU)
- Primärminnet, läsning och skrivning
- En manuell styrenhet

# RTN - Register Transfer Notation


- Förenklat skrivsätt för att specificera operationer där register ingår
- I skrivsättet används enkla symboler och för att speciellt ange att RTN-notation avses använder vi ett avvikande typsnitt.

operator	operation
n	Konstant uttryckt i talbas 10
Nr	Konstanten N uttryckt i talbasen r.
→	Kopiering
+	Addition
-	Subtraktion
∧	Logiskt "OCH" (AND)
∨	Logiskt "ELLER" (OR)
⊕	Logiskt "EXKLUSIVT ELLER" (XOR)
Opr<<1 (d)	"Opr" skiftas vänster ett steg. Biten d skiftas in i den minst signifikanta positionen.
(d) 1>>Opr	"Opr" skiftas höger. Biten d skiftas in i den mest signifikanta positionen.
Opr'	Bitvis komplementering av operanden "Opr"
=	likhet
≠	olikhet
>	större än
<	mindre än
>=	större än eller likhet
<=	mindre än eller likhet

# Aritmetik- logikenhet (ALU)



# ALU's funktioner




funktion				operation				utsignaler										
f <sub>3</sub>	f <sub>2</sub>	f <sub>1</sub>	f <sub>0</sub>	RTN	u <sub>7</sub>	u <sub>6</sub>	u <sub>5</sub>	u <sub>4</sub>	u <sub>3</sub>	u <sub>2</sub>	u <sub>1</sub>	u <sub>0</sub>	N	Z	V	C		
0	0	0	0	U=0	0	0	0	0	0	0	0	0	0	1	0	0		
0	0	0	1	U=FD <sub>16</sub>	1	1	1	1	1	1	0	1	1	0	0			
0	0	1	0	U=FE <sub>16</sub>	1	1	1	1	1	1	1	0	1	0	0			
0	0	1	1	U=FF <sub>16</sub>	1	1	1	1	1	1	1	1	1	0	0			
0	1	0	0	U=E	e <sub>7</sub>	e <sub>6</sub>	e <sub>5</sub>	e <sub>4</sub>	e <sub>3</sub>	e <sub>2</sub>	e <sub>1</sub>	e <sub>0</sub>	u <sub>7</sub> <sup>(1)</sup>	0	0			
0	1	0	1	U=D <sub>16</sub> +C <sub>in</sub>									u <sub>7</sub> <sup>(1)</sup>	(8)	(7)			
0	1	1	0	U=DVE	d <sub>7</sub> ∨e <sub>7</sub>	d <sub>6</sub> ∨e <sub>6</sub>	d <sub>5</sub> ∨e <sub>5</sub>	d <sub>4</sub> ∨e <sub>4</sub>	d <sub>3</sub> ∨e <sub>3</sub>	d <sub>2</sub> ∨e <sub>2</sub>	d <sub>1</sub> ∨e <sub>1</sub>	d <sub>0</sub> ∨e <sub>0</sub>	u <sub>7</sub> <sup>(1)</sup>	0	0			
0	1	1	1	U=D∧E	d <sub>7</sub> ∧e <sub>7</sub>	d <sub>6</sub> ∧e <sub>6</sub>	d <sub>5</sub> ∧e <sub>5</sub>	d <sub>4</sub> ∧e <sub>4</sub>	d <sub>3</sub> ∧e <sub>3</sub>	d <sub>2</sub> ∧e <sub>2</sub>	d <sub>1</sub> ∧e <sub>1</sub>	d <sub>0</sub> ∧e <sub>0</sub>	u <sub>7</sub> <sup>(1)</sup>	0	0			
1	0	0	0	U=D⊕E	d <sub>7</sub> ⊕e <sub>7</sub>	d <sub>6</sub> ⊕e <sub>6</sub>	d <sub>5</sub> ⊕e <sub>5</sub>	d <sub>4</sub> ⊕e <sub>4</sub>	d <sub>3</sub> ⊕e <sub>3</sub>	d <sub>2</sub> ⊕e <sub>2</sub>	d <sub>1</sub> ⊕e <sub>1</sub>	d <sub>0</sub> ⊕e <sub>0</sub>	u <sub>7</sub> <sup>(1)</sup>	0	0			
1	0	0	1	U=D+C <sub>in</sub>									u <sub>7</sub> <sup>(1)</sup>	(2)	(3)			
1	0	1	0	U=D+FF <sub>16</sub>									u <sub>7</sub> <sup>(1)</sup>	(2)	(3)			
1	0	1	1	U=D+E+C <sub>in</sub>									u <sub>7</sub> <sup>(1)</sup>	(2)	(3)			
1	1	0	0	U=D+E <sub>16</sub> +C <sub>in</sub>									u <sub>7</sub> <sup>(1)</sup>	(2)	(3)			
1	1	0	1	U=D<<1 (C <sub>in</sub> )	d <sub>6</sub>	d <sub>5</sub>	d <sub>4</sub>	d <sub>3</sub>	d <sub>2</sub>	d <sub>1</sub>	d <sub>0</sub>	C <sub>in</sub>	u <sub>7</sub> <sup>(1)</sup>	0	(4)			
1	1	1	0	U=(C <sub>in</sub> ) 1>>D	C <sub>in</sub>	d <sub>7</sub>	d <sub>6</sub>	d <sub>5</sub>	d <sub>4</sub>	d <sub>3</sub>	d <sub>2</sub>	d <sub>1</sub>	u <sub>7</sub> <sup>(1)</sup>	(6)	(5)			
1	1	1	1	U=(d <sub>7</sub> ) 1>>D	d <sub>7</sub>	d <sub>7</sub>	d <sub>6</sub>	d <sub>5</sub>	d <sub>4</sub>	d <sub>3</sub>	d <sub>2</sub>	d <sub>1</sub>	u <sub>7</sub> <sup>(1)</sup>	0	(5)			


(1)  $Z = \overline{u_7} \wedge \overline{u_6} \wedge \overline{u_5} \wedge \overline{u_4} \wedge \overline{u_3} \wedge \overline{u_2} \wedge \overline{u_1} \wedge \overline{u_0}$ , dvs. Z=1 då samtliga bitar i register U är 0, Z=0 annars.  
 (2)  $V = (\overline{u_7} \wedge \overline{d_7} \wedge \overline{e_7}) \vee (u_7 \wedge \overline{d_7} \wedge \overline{e_7})$ , dvs. V-flaggan sätts enligt reglerna för tvåkomplementsaritmetik.  
 (3) C = c<sub>8</sub>, dvs. carry ut från additionen av de mest signifikanta siffrorna.  
 (4) C = utskiftad bit, dvs. bit d<sub>7</sub> före vänsterskiftet.  
 (5) C = utskiftad bit, dvs. bit d<sub>6</sub> före högerskiftet.  
 (6) V = C<sub>in</sub>⊕d<sub>7</sub>; före skift, dvs. sätts till 1 om skiftet föranleder teckenbyte.  
 (7) C ettställs om D=0, C nollställs annars.  
 (8) V ettställs om D=(10000000)<sub>2</sub>, V nollställs annars.

# Anslutning av ALU till datavägen

Hur kopplar vi in en ALU till datavägen?




# Temporärregister (T) för lagring av indata




Bussen kan bara innehålla en av ALU's operander åt gången

# Resultatregister (R) för lagring av utdata





Eftersom resultatet i ALU's U-register ändras direkt om någon av ingångarna ändras måste det vara möjligt att spara värdet i ett register.

# Dataväg med ALU




funktion	operation
$f_3 f_2 f_1 f_0$	RTN
0 0 0 0	$U = 0$
0 0 0 1	$U = FD_{15}$
0 0 1 0	$U = FE_{15}$
0 0 1 1	$U = FF_{15}$
0 1 0 0	$U = E$
0 1 0 1	$U = D_{15} + C_n$
0 1 1 0	$U = D \vee E$
0 1 1 1	$U = D \wedge E$
1 0 0 0	$U = D \oplus E$
1 0 0 1	$U = D + C_n$
1 0 1 0	$U = D + FF_{15}$
1 0 1 1	$U = D + E + C_n$
1 1 0 0	$U = D + E_{15} + C_n$
1 1 0 1	$U = D << 1 (C_n)$
1 1 1 0	$U = (C_n) 1 >> D$
1 1 1 1	$U = (d) 1 >> D$




Manöverpanel – strömställare för styrsignaler.

### Exempel: Nollställning av register A, 0 → A


Cykel	Operation (RTN)	Aktiva styrsignaler	Beskrivning
1	0 → R	LD <sub>R</sub>	ALU'ns U-register nollställs ty F(0), dvs f <sub>3</sub> =f <sub>2</sub> =f <sub>1</sub> =f <sub>0</sub> =0. Vid klockpulsen överförs U till R.
2	R → A	OE <sub>R</sub> , LD <sub>A</sub>	Innehållet i register R överförs till register A




1




2



I DigiFlisp:




### Exempel: Inkrementering av registerinnehåll A, A+1 → A




f <sub>3</sub>	f <sub>2</sub>	f <sub>1</sub>	f <sub>0</sub>	funktion	operation
0	0	0	0	RTN	U=0
0	0	0	1		U=FD <sub>16</sub>
0	0	1	0		U=FE <sub>16</sub>
0	0	1	1		U=FF <sub>16</sub>
0	1	0	0		U=E
0	1	0	1		U=D <sub>16</sub> +C <sub>in</sub>
0	1	1	0		U=DVE
0	1	1	1		U=DΔE
1	0	0	0		U=DΔE
1	0	0	1		U=D+C <sub>in</sub>
1	0	1	0		U=D+FF <sub>16</sub>
1	0	1	1		U=D+E <sub>16</sub> +C <sub>in</sub>
1	1	0	0		U=D<<1 (C <sub>in</sub> )
1	1	0	1		U=(C <sub>in</sub> ) 1>>D
1	1	1	1		U=(d <sub>1</sub> )1>>D

Cykel	Operation (RTN)	Styrsignaler	Beskrivning
1	A+1 → R	OE <sub>A</sub> , C <sub>in</sub> , f <sub>3</sub> , LD <sub>R</sub>	A kopplas till ALU'n Carry in ingår i operationen F(9), dvs f <sub>3</sub> =1, f <sub>2</sub> =f <sub>1</sub> =0, f <sub>0</sub> =1. Vid klockpulsen överförs U till R.
2	R → A	OE <sub>R</sub> , LD <sub>A</sub>	Innehållet i register R överförs till register A


1



2




I DigiFlisp:



### Flaggregister, "Condition Codes" (CC)

- ALU:ns sätt att påverka flaggorna är "flyktigt", dvs i samma ögonblick som styrsignalerna F ändras så ändras också vanligtvis någon eller några av flaggorna N, V, Z, och C.
- Flaggorna från en ALU-operation måste kunna sparas och det blir därför nödvändigt att införa ett register (CC) för detta.



Det är bitarna i CC vi menar (med N,Z,V och C) om inget annat sägs uttryckligt.

### Flaggregister, olika sätt att påverka

- Olika instruktioner påverkar CC på olika sätt
- Flaggor måste kunna påverkas individuellt

Logiken (en väljare) utformas så att varje flagga i CC, oberoende av övriga, kan väljas från en av fyra källor:

**ALU :**

Flaggan i CC kopieras från ALU:n dvs. sätts baserat på resultatet av ALU:ns senaste operation

**Buss:**


Flaggan i CC kopieras från datavägens buss

**Konstant:**

Flaggor N,Z,V,C nollställs


**Ingen ändring:**

Aktuella värden återförs (ändras ej).



# Flaggregister, väljarfunktioner

8 olika väljarsignaler ( $g_2-g_9$ ) kan användas för att styra flaggsättningen i CC:



$g_3$	$g_2$	C väljs enligt:	RTN	$g_5$	$g_4$	V väljs enligt:	RTN
0	0	C tas från ALU'n	ALU(C) → C	0	0	V tas från ALU'n	ALU(V) → V
0	1	C tas från bit 0 på bussen	$b_0 \rightarrow C$	0	1	V tas från bit 1 på bussen	$b_1 \rightarrow C$
1	0	Återställning (nollställning) av C	$0 \rightarrow C$	1	0	Återställning (nollställning) av V	$0 \rightarrow V$
1	1	C återförs (ändras ej)		1	1	V återförs (ändras ej)	


  

$g_7$	$g_6$	Z väljs enligt:	RTN	$g_9$	$g_8$	N väljs enligt:	RTN
0	0	Z tas från ALU'n	ALU(Z) → Z	0	0	N tas från ALU'n	ALU(N) → N
0	1	Z tas från bit 2 på bussen	$b_2 \rightarrow Z$	0	1	N tas från bit 3 på bussen	$b_3 \rightarrow N$
1	0	Återställning (nollställning) av Z	$0 \rightarrow Z$	1	0	Återställning (nollställning) av N	$0 \rightarrow N$
1	1	Z återförs (ändras ej)		1	1	N återförs (ändras ej)	

# Exempel: Nollställ C-flaggan, 0 → C


- Operationen ska nollställa C-flaggan i CC medan övriga flaggor ska förbli oförändrade. Bitarna  $b_4$  t.o.m  $b_7$  i CC används inte och kan heller inte påverkas.
- I detta fall utnyttjar vi lämpligen att '0' kan kopplas direkt till flaggorna via väljaren, dvs. C tas från '0' medan övriga flaggor återkopplas.

Cykel	Operation (RTN)	Aktiva styrsignaler	Beskrivning
1	0 → C	$g_3$ : $g_5$ : $g_4$ : $g_7$ : $g_6$ : $g_9$ : $g_8$ : $LD_{CC}$	$G_C(2)$ , C tas från '0' $G_V(3)$ , V återkopplas $G_Z(3)$ , Z återkopplas $G_N(3)$ , N återkopplas Vid klockpuls laddas CC



# ALU, kontroll av $C_{in}$ -funktion

- $C_{in}$ -funktion bestäms av operation (F), normalt 0 eller 1.
- Operationer som "upprepad addition" och "upprepad subtraktion" kräver dock att vi kan välja C eller C' som  $C_{in}$ .




funktion	operation
$f_3 f_2 f_1 f_0$	RTN
0 0 0 0	$U=0$
0 0 0 1	$U=FD_{is}$
0 0 1 0	$U=FE_{is}$
0 0 1 1	$U=FF_{is}$
0 1 0 0	$U=E$
0 1 0 1	$U=D_{is}+C_{in}$ ←
0 1 1 0	$U=D_{ve}$
0 1 1 1	$U=D_{\Delta E}$
1 0 0 0	$U=D_{\oplus E}$
1 0 0 1	$U=D+C_{in}$ ←
1 0 1 0	$U=D+FF_{is}$
1 0 1 1	$U=D+E+C_{in}$ ←
1 1 0 0	$U=D+E_{is}+C_{in}$ ←
1 1 0 1	$U=D \ll 1 (C_{in})$
1 1 1 0	$U=(C_{in}) 1 \gg D$
1 1 1 1	$U=(d) 1 \gg D$

# Väljare för kontroll av $c_{in}$ -funktion


- Vi kopplar en "1 av 4-väljare" till ingången  $C_{in}$
- Inför väljarsignaler  $g_1, g_0$  för att styra funktionen

$g_1 g_0$	Signal till $C_{in}$	RTN
0 0	konstant värde 0	$C_{in}=0$
0 1	konstant värde 1	$C_{in}=1$
1 0	C-flagga från CC	$C_{in}=C$
1 1	C-flagga invers från CC	$C_{in}=C'$





# Dataväg med flaggregister (CC) och valbar $c_{in}$ -funktion



Centralenhet: ALU, dataväg och minne

# Exempel: Omedelbar adressering, $80_{16} \rightarrow A$


Skapa en styrsignalsekvens som placerar konstanten  $80_{16}$  i register A. Flaggorna i CC ska påverkas så att N och Z sätts baserat på operanden (dvs.  $80_{16}$ ), V och C ska nollställas.

Lösning:

RTN för operationen blir:

$80_{16} \rightarrow A$ ; ALU(N)  $\rightarrow$  N; ALU(Z)  $\rightarrow$  Z; 0  $\rightarrow$  V; 0  $\rightarrow$  C;



funktion	operation	flaggor
5 5 5 5 5 5	RTN	N Z V C
0 0 0 0 0 0	U=0	0 1 0 0
0 0 0 0 1 0	U=FD <sub>16</sub>	1 0 0 0
0 0 0 1 0 0	U=FE <sub>16</sub>	1 0 0 0
0 0 1 0 1 1	U=FF <sub>16</sub>	1 0 0 0
0 1 0 1 0 0	U=E	1 0 0 0
0 1 1 0 1 1	U=D <sub>16</sub> + C <sub>in</sub>	1 0 0 0
0 1 1 1 0 0	U=D <sub>16</sub> + E	1 0 0 0
0 1 1 1 1 1	U=D <sub>16</sub> + E + C <sub>in</sub>	1 0 0 0
1 0 1 0 1 0	U=D <sub>16</sub> + E + C <sub>in</sub>	1 0 0 0
1 0 1 0 1 1	U=D + C <sub>in</sub>	1 0 1 0 0 0
1 0 1 1 1 1	U=0 + E + C <sub>in</sub>	1 0 1 0 0 0
1 1 1 0 0 0	U=D + E <sub>16</sub> + C <sub>in</sub>	1 0 1 0 0 0
1 1 1 0 1 1	U=D << 1 (C <sub>in</sub> )	1 0 1 0 0 0
1 1 1 1 0 0	U=(C <sub>in</sub> ) D >> 1	1 0 1 0 0 0
1 1 1 1 1 1	U=(d <sub>7</sub> ) D >> 1	1 0 1 0 0 0



Klockpuls	Source	Output Enable				Load Enable				ALU(f)				MUX(g)													
		S	A	R	CC	A	T	T	A	R	CC	3	2	1	0	9	8	7	6	5	4	3	2	1	0		
1	80 <sub>16</sub>	1				1				1	1	1															


Centralenhet: ALU, dataväg och minne

# Vi ansluter minne



Centralenhet: ALU, dataväg och minne

# Princip Läs-/Skriv-minne




Centralenhet: ALU, dataväg och minne

## Läs-cykel

Exempel:  
Kopiera innehållet från adress  $10_{16}$  i minnet till register A.

- Placera adressen ( $10_{16}$ ) i register TA:  
 $10_{16} \rightarrow TA$
- Överför data från minne till register:  
 $M(TA) \rightarrow A$




RTN	steg	Source	OE <sub>s</sub>	OE <sub>A</sub>	OE <sub>R</sub>	OE <sub>CC</sub>	LD <sub>A</sub>	LD <sub>T</sub>	LD <sub>TA</sub>	LD <sub>R</sub>	LD <sub>CC</sub>	f <sub>5</sub>	f <sub>4</sub>	f <sub>3</sub>	f <sub>2</sub>	f <sub>1</sub>	f <sub>0</sub>	g <sub>7</sub>	g <sub>6</sub>	g <sub>5</sub>	g <sub>4</sub>	g <sub>3</sub>	g <sub>2</sub>	g <sub>1</sub>	g <sub>0</sub>	MR	MW
$10_{16} \rightarrow TA$	1	10	1						1																		
$M(TA) \rightarrow A$	2						1																			1	

## Skriv-cykel

Exempel:  
Kopiera innehållet från register A till adress  $11_{16}$  i minnet.

- Placera adressen ( $11_{16}$ ) i register TA:  
 $11_{16} \rightarrow TA$
- Överför data från register till minne:  
 $A \rightarrow M(TA)$



RTN	steg	Source	OE <sub>s</sub>	OE <sub>A</sub>	OE <sub>R</sub>	OE <sub>CC</sub>	LD <sub>A</sub>	LD <sub>T</sub>	LD <sub>TA</sub>	LD <sub>R</sub>	LD <sub>CC</sub>	f <sub>5</sub>	f <sub>4</sub>	f <sub>3</sub>	f <sub>2</sub>	f <sub>1</sub>	f <sub>0</sub>	g <sub>7</sub>	g <sub>6</sub>	g <sub>5</sub>	g <sub>4</sub>	g <sub>3</sub>	g <sub>2</sub>	g <sub>1</sub>	g <sub>0</sub>	MR	MW
$11_{16} \rightarrow TA$	1	11	1						1																		
$A \rightarrow M(TA)$	2			1																							1

## Exempel: Addition, $A+M(10_{16}) \rightarrow A$

Utför addition av innehållet i register A med innehållet på adress  $10_{16}$  i minnet.

Dela upp RTN-beskrivningen i delar som kan åstadkommas inom en klockcykel, vi har två operander, placera den andra i register T

- Placera adressen ( $10_{16}$ ) i register TA:  
 $10_{16} \rightarrow TA$
- Överför data från minne till register T:  
 $M(TA) \rightarrow T$

Nu är vi klara att utföra operationen:


- $A+T \rightarrow R$ ;  $ALU(N,Z,V,C) \rightarrow CC$   
Resultatet finns nu i R, vi behöver bara återföra det till A:
- $R \rightarrow A$

Vid addition ska flaggorna påverkas så att:  
N: Ettställs om resultatets teckenbit (b<sub>7</sub>) får värdet 1.  
Z: Ettställs om samtliga åtta bitar i resultatet blir noll.  
V: Ettställs om 2-komplementspill uppstår.  
C: Ettställs om summan vid additionen ej ryms i åtta bitar.  
i övriga fall nollställs respektive flaggbit.

ALU:ns flaggsättning vid addition:  
N: u<sub>7</sub>.  
Z: Ettställs om samtliga åtta bitar i U blir noll, nollställs annars  
V: Sätts enligt reglerna för tvåkomplementsaritmetik.  
C: c<sub>8</sub>, dvs. carry ut från additionen av de mest signifikanta siffrorna.

## Forts. exempel: Addition, $A+M(10_{16}) \rightarrow A$

Från RTN-beskrivningen fyller vi i styrsignalsekvensen  
För att förenkla test, använder vi den första raden för att placera något lämpligt testvärde i register A



RTN	steg	Source	OE <sub>s</sub>	OE <sub>A</sub>	OE <sub>R</sub>	OE <sub>CC</sub>	LD <sub>A</sub>	LD <sub>T</sub>	LD <sub>TA</sub>	LD <sub>R</sub>	LD <sub>CC</sub>	f <sub>5</sub>	f <sub>4</sub>	f <sub>3</sub>	f <sub>2</sub>	f <sub>1</sub>	f <sub>0</sub>	g <sub>7</sub>	g <sub>6</sub>	g <sub>5</sub>	g <sub>4</sub>	g <sub>3</sub>	g <sub>2</sub>	g <sub>1</sub>	g <sub>0</sub>	MR	MW
$xx \rightarrow A$	1	xx	1				1																				
$10_{16} \rightarrow TA$	2	10	1						1																		
$M(TA) \rightarrow T$	3								1																	1	
$A+T \rightarrow R; ALU(N,Z,V,C) \rightarrow CC$	4			1						1	1	1	1	1	1	1	1										
$R \rightarrow A$	5				1		1																				