



# Digitala elektroniksystem



Professor Per Larsson-Edefors

[perla@chalmers.se](mailto:perla@chalmers.se)




# Konstruktionsalternativ


- Kretskort med diskreta standardkomponenter.
  - Utvecklingskostnad och prestanda låga.
- Rekonfigurerbara kretsar.
  - Utvecklingskostnad och prestanda medelhöga.
- Applikationsspecifika kretsar.
  - Utvecklingskostnad och prestanda höga -> stora serier.
  - Hög integration (System på kisel), digitalt och analogt.




# Moderkort med processor



# Processorn – hjärnan i systemen




# 45-nm X4 i7 - 2008



Source:  
Intel





# 65-nm SOI X4 Phenom - 2008




Source: AMD



# FlexCore – en Chalmersprocessor




# Utbyggbar processor





# FlexCore-chip




# Konstruktion av digital hårdvara


- Hårdvarubeskrivande språk:  
Ett mjukvaruliknande språk som beskriver hårdvaran funktionellt/logiskt.
  - VHDL, Verilog, etc.
- Låt oss bygga en ALU...



# Specifikation



# In- och utregister



# VHDL – öppna ALUns portar

entity ALU is

port(Clk : in std\_logic;

Reset : in std\_logic;

A : in std\_logic\_vector(31 downto 0);

B : in std\_logic\_vector(31 downto 0);

Op : in std\_logic\_vector(3 downto 0);

Outs : out std\_logic\_vector(31 downto 0));

end ALU;



# VHDL – inkludera adderare

architecture RTL of ALU is

**component** Adder

port ( OpA : in std\_logic\_vector(31 downto 0);

OpB : in std\_logic\_vector(31 downto 0);

Cin : in std\_logic;

Cout : out std\_logic;

Result : out std\_logic\_vector(31 downto 0));

**end component;**



# VHDL – definiera register

```
process
begin
  if Reset='1' then
    ALU_inA <= (others => '0');
    ALU_inB <= (others => '0');
  elsif rising_edge(Clk) then
    ALU_inA <= A;
    ALU_inB <= B;
  end if;
end process;
```



# VHDL – definiera logik

```
process
```

```
begin
```

```
  case ALU_op is
```

```
    when "0000" =>
```

```
      ALU_Out <= Add_Out;
```

```
    ...
```

```
    when "0101" =>
```

```
      ALU_Out <= ALU_InA or ALU_InB;
```

```
    ...
```






# Verifiering

- Simulering av hårdvarubeskrivningen avslöjar om vi konstruerat det vi avsett, om specifikationen och VHDL-implementationen överensstämmer.



# Simulering




# Fler datorhjälpmedel ...


- När vår beskrivning är korrekt, omvandlar CAD-verktyg denna beskrivning till fysiska kretsar, under villkor på fördröjning mellan register.




# ”ASIC Design Flow”




# Standardcells-konstruktion



# Slutresultatet



# Adderare i processorer



# Addition


$$\begin{array}{r} 11111111111111111111111111111111 \\ + \quad 000000000000000000000000000001 \\ \hline 10000000000000000000000000000000 \end{array}$$

- Vi måste alltid konstruera för de värsta fallen som kan hända!
- Längst fördröjning =  
en carrybit i LSB ripplar ända till MSB.





# Ripple-Carry Adder



- Ripple-carry-adderare (RCA):  
längsta fördröjningen beror linjärt av ordlängden.




# Heladderaren


A	B	C <sub>in</sub>	C <sub>ut</sub>	S <sub>ut</sub>
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



# Transistorkrets för heladderare




# Titta speciellt på carryvägen



- Det finns nu onödiga inverterare i kritiska vägen.




# En snabbare carryväg




- Utnyttjar att  $C'(a, b, c) = C(a', b', c')$



# Bättre, men fortfarande $\propto N$




# Studera ingångarna!



- $a$  och  $b$  ansluter till heladderarna "utifrån".
- $c$  kommer från annan heladderare.
- Gör förbearbetning, utanför kritiska vägen:  
Generate ( $a$   $b$ ) och Propagate ( $a + b$ )



# Använda P och G i en krets




- Färre transistorer ger lägre grindfördröjning.
- $G = a b$
- $P = a + b$





# En ny operator, istället för +




- Den s.k. dot-operatorn ger oss möjlighet att bygga associativa funktioner.




# Exempel på addition


En 4-bitars addition:




# 64-bitars processoradderare




# Logikdjup = 8 (jfr. 64 för RCA)




# Layout för halvadderare




# Layout för heladderare



# Den integrerade kretsen




# Skiss på 16-bitars multiplikator





# Layout av 16-bitars multiplikator



# Avslutning

- Många konstruktionsalternativ!
- Olika teknologiplattformar.
  - ASIC, FPGA, standardkomponenter.
- Olika konstruktionsmetoder.
  - Manuell design blandat med CAD-stödd design.
- Utmaningen:
  - Komplexa system krävs för hög funktionalitet och hög prestanda.
  - Hur konstruerar man dessa?

