




## TENTAMEN

<b>KURSNAMN</b>	<b>Digital- och datorteknik</b>
<b>PROGRAM:</b>	<b>Data-, elektro- och mekatronikingenjör åk 1/ lp 1 och 2</b>
<b>KURSBETECKNING</b>	<b>LEU431</b>
<b>EXAMINATOR</b>	<b>Lars-Eric Arebrink, Jan Jonsson</b>
<b>TID FÖR TENTAMEN</b>	<b>2015-01-12 kl 14.00 – 18.00</b>
<b>HJÄLPMEDEL</b>	<b>Av institutionen utgiven instruktionslista ”FLEXIBLE INSTRUKTION SET PROCESSOR FLISP”  Tabellverk eller miniräknare får ej användas.</b>
<b>ANSV LÄRARE:</b> Besöker tentamen	<b>Lars-Eric Arebrink, tel. 772 5718 vid flera tillfällen</b>
<b>ANSLAG AV RESULTAT</b>	<b>När rättningen är färdig anslås resultatet med anonyma koder och tid för granskning på kursens hemsida.</b>
<b>ÖVRIG INFORM.</b>	<b>Tentamen omfattar totalt 60 poäng. Onödigt komplicerade lösningar kan ge poängavdrag. Svar på uppgifter skall motiveras. <u>En svarsblankett finns sist i tentamenstesen.</u> För de uppgifter där svaret skall ges på svarsblanketten behöver inga lösningar redovisas. <u>Glöm inte lämna in svarsblanketten!</u></b>
<b>BETYGSGRÄNSER.</b>	<b>Betyg 3: 24 poäng Betyg 4: 36 poäng Betyg 5: 48 poäng</b>
<b>SLUTBETYG</b>	<b>För slutbetyg 3, 4 eller 5 på kursen fordras betyg 3, 4 eller 5 på tentamen och godkända laborationer.</b>

1. I uppgift a-h nedan används 6-bitars tal  $X$ ,  $Y$ ,  $S$  och  $D$ . Aritmetiska operationer utförs på samma sätt och flaggor sätts på samma sätt som i ALU'n i bilaga 1. För tal med tecken används 2k-representation.  
 $X = 010111_2$  och  $Y = 101000_2$ .
- Vilket talområde måste  $X$ ,  $Y$ ,  $S$  och  $D$  tillhöra om de tolkas som tal utan tecken? (1p)
  - Vilket talområde måste  $X$ ,  $Y$ ,  $S$  och  $D$  tillhöra om de tolkas som tal med tecken? (1p)
  - Visa med papper och penna hur räkneoperationen  $S = X + Y$  utförs i en 6-bitars ALU. (1p)
  - Vilka värden får flaggbitarna  $N$ ,  $Z$ ,  $V$  och  $C$  vid räkneoperationen i c)? (1p)
  - Visa med papper och penna hur räkneoperationen  $D = X - Y$  utförs i en 6-bitars ALU. (1p)
  - Vilka värden får flaggbitarna  $N$ ,  $Z$ ,  $V$  och  $C$  vid räkneoperationen i e)? (1p)
  - Tolka bitmönstren  $X$ ,  $Y$ ,  $S$  och  $D$  som tal *utan* tecken och ange deras decimala motsvarighet. Avgör och motivera med hjälp av flaggorna om resultaten  $S$  och  $D$  är korrekta eller felaktiga. (1p)
  - Tolka bitmönstren  $X$ ,  $Y$ ,  $S$  och  $D$  som tal *med* tecken och ange deras decimala motsvarighet. Avgör och motivera med hjälp av flaggorna om resultaten  $S$  och  $D$  är korrekta eller felaktiga. (1p)
  - Översätt (packa upp) flyttalet  $C31BC000_{16}$ , som är givet enligt flyttalsstandarden IEEE 754 (dvs. med 23 bitar av mantissan), till decimal form. (2p)

2.

- a) Markera ett korrekt minimalt PS-uttryck för  $u$  i grindnätet till höger på den bifogade svarsblanketten!



- b) Ett karnaughdiagram för en delvis definierad boolesk funktion visas till höger. Markera ett minimalt uttryck på svarsblanketten som är lämpligt för realisering av den booleska funktionen  $f$ , då NAND-grindar med valfritt antal ingångar, XOR-grindar och NOT-grindar får användas.

		cd			
		00	01	11	10
f	00	1	0	0	1
	01	1	0	1	0
ab	11	-	-	-	-
	10	1	-	1	0

Rutor med - representerar "dont care"-termer som får användas vid behov. Kretsrealiseringen behöver inte visas. (4p)

3.

- a) Ett synkront sekvensnät skall ha en insignal  $x$  och en utsignal  $u$ . Utsignalen  $u$  skall ges värdet "1" under ett bitintervall för varje insignalsekvens som består av exakt två nollor följda av en etta och två nollor. Med "exakt två nollor" menas här att det inte får vara fler än två nollor.

Exempel:  $\sigma_x = \dots 100100010010010010100\dots$

$\sigma_u = \dots 00?001000000100100000\dots$

Utsignalen skall som i exemplet ges värdet "1" när den sista biten i en korrekt insignalsekvens anländer på  $x$ -ingången och behålla värdet "1" så länge  $x$  har kvar sitt värde under detta bitintervall.

Rita en tillståndsgraf för sekvensnätet. (Sekvensnätet skall inte realiseras!)

Hur många vippor skulle minst krävas vid en realisering? (4p)

- b) Realisera en JK-vippa med hjälp av en SR-vippa och standardgrindar. Lösningen skall motiveras!

(4p)


4. I datavägen till höger innehåller register A(8) och B(8) från början värdena  $205_{10}$  resp.  $50_{10}$  på binär form. Därefter ges styr signaler och klockpulser enligt tabellen på svarsblanketten.

Kompletera tabellen på svarsblanketten med RTN-beskrivning samt hexadecimalt registerinnehåll för alla klockpulsintervall.

Vid laddning av ett register skall det nya innehållet "synas" på raden efter laddningen i tabellen.

Flaggorna sparas inte mellan klockpulserna i kopplingen ovan. Ett tidigare C-värde kan alltså inte användas i ett senare klockpulsintervall!

**ALU-funktioner: Se bilaga 1 på sidan 6 i tentamenstesen!**



(4p)

5. Figuren på sidan 45 i instruktionslistan visar hur FLIS-datorn är uppbyggd. På sidorna 43 och 44 visas hur ALU'ns funktion väljs med styrsignalerna  $f_3 - f_0$  och  $C_{in}$ .

I en tabell på svarsblanketten visas EXECUTE-sekvensens styr signaler för en av FLIS-processorns instruktioner.

- a) Kompletera tabellen med RTN-beskrivning och förklara vilken assemblerinstruktion som beskrivs!  
(2p)

- b) Med instruktionen "**Bit Clear**" nedan skall man kunna nollställa valfria bitar i ett minnesord. De bitpositioner som skall nollställas skall vara ettställda i instruktionens tredje ord, mask.

När instruktionen utförs skall det nya dataordet påverka N- och Z-flaggan.

V-flaggan skall nollställas och C-flaggan skall vara oförändrad.

Register A, X, Y eller SP får inte påverkas av instruktionen som skall implementeras för FLIS-processorn med hjälp av styrenheten med fast logik.

BCLR Adr,#mask RTN:  $M(\text{Adr}) \text{ AND } \text{mask}_{1k} \rightarrow M(\text{Adr}), \text{ALU}(\text{NZ}) \rightarrow \text{CC}, 0 \rightarrow \text{V}, \text{C} \rightarrow \text{C}$

OPKOD
Adr
mask

Kompletera tabellen på svarsblanketten med RTN-beskrivning och styr signaler för den efterfrågade EXECUTE-sekvensen. Använd operationskoden  $04_{16}$ .  
(5p)

6. Besvara kortfattat följande frågor rörande FLIS-processorn.

a) Vilket är det maximala antalet instruktioner som kan finnas i FLIS-processorns instruktions-repertoar? **(1p)**

b) Före det villkorliga hoppet "BMI Adr" i ett program utförs en addition " $64_{16} + W$ ", som påverkar flaggorna. För vilka värden på talet W utförs hoppet? (8-bitars tal  $[0, 255_{10}]$  används.) **(4p)**

c) Översätt programsekvensen till höger till maskinkod på hexadecimal form och visa hur den placeras i minnet. Det skall framgå hur offset för branch-instruktionerna beräknas.

	ORG	\$40
	LDX	#DATA
	LDA	3,X
	STA	COUNT
WAIT1	LDA	2,X
WAIT2	DECA	
	NOP	
	BNE	WAIT2
	NOP	
	DEC	COUNT
	BNE	WAIT1
	BRA	NEXT
DATA	FCB	0,1,2,4
COUNT	RMB	1
	;	
	NEXT	

**(3p)**

d) Hur lång tid tar programmet i c) att köra från och med LDX #Data till och med BRA NEXT om FLIS-processorn klockas med frekvensen 1MHz?

**(3p)**

7. I minnet i ett datorsystem med FLIS-processorn finns ett antal 8-bitars tal lagrade i en tabell på en viss adress och framåt (ökande adress). Tabellen avslutas med ett dataord med värdet  $FF_{16}$ .


Skriv en subrutin PCNT i assemblerpråk för FLIS-processorn som tar reda på hur många av talen i tabellen som har värdet "1" i bitpositionerna 7, 4 och 2 samt värdet "0" i bitpositionerna 6 och 0.

Antalet tal i tabellen som uppfyller detta skall finnas i A-registret vid återhopp från subrutinen.

Vid anrop av subrutinen finns tabelladressen i register Y.

Endast register A och register CC får vara förändrade vid återhopp från subrutinen. För full poäng på uppgiften skall programmet vara "korrekt" radkommenterat. **(6p)**

8. Ett mikrodatorsystem skall konstrueras med CPU12, 1 st 64 kbyte RWM-kapsel, 1 st 8 kbyte ROM-kapsel, 2 st 8-bitars "three-state"-buffertar som inportar och 2 st 8-bitars register som utportar. Figuren nedan visar principen för anslutning av olika moduler till CPU12.



Adressområdet som består av de första **3k** adresserna skall reserveras för framtida bruk. Ingen modul får därför aktiveras inom detta adressområde.

ROM-modulen skall placeras så att slutadressen blir  $FFFF_{16}$ .

På de två adresserna direkt före ROM-modulen skall de två inportarna och de två utportarna placeras. Det skall alltså finnas både en inport och en utport på var och en av dessa adresser.

### Uppgift:


Använd lämpliga signaler från processorn för att konstruera CS-logiken för ROM-modulen, RWM-modulen, inportarna och utportarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.

Där adressområdena kolliderar för olika moduler skall CS-logiken prioritera en av de moduler som annars skulle kollidera.

De användbara adressintervallen för de två minnesmodulerna och adresserna till portarna skall anges på hexadecimal form.

## Bilaga 1

## ALU för uppgift 4



ALU:ns **logik-** och **aritmetikoperationer** på indata **D** och **E** definieras av ingångarna **Funktion (F)** och **C<sub>in</sub>** enligt tabellen nedan. **F = (f<sub>3</sub>, f<sub>2</sub>, f<sub>1</sub>, f<sub>0</sub>)**.

I kolumnen Operation förklaras hur operationen utförs.

f <sub>3</sub> f <sub>2</sub> f <sub>1</sub> f <sub>0</sub>	U = f(D,E,C <sub>in</sub> )	
	Operation	Resultat
0 0 0 0	bitvis nollställning	0
0 0 0 1		D
0 0 1 0		E
0 0 1 1	bitvis invertering	D <sub>1k</sub>
0 1 0 0	bitvis invertering	E <sub>1k</sub>
0 1 0 1	bitvis OR	D OR E
0 1 1 0	bitvis AND	D AND E
0 1 1 1	bitvis XOR	D XOR E
1 0 0 0	D + 0 + C <sub>in</sub>	D + C <sub>in</sub>
1 0 0 1	D + FFH + C <sub>in</sub>	D - 1 + C <sub>in</sub>
1 0 1 0		D + E + C <sub>in</sub>
1 0 1 1	D + D + C <sub>in</sub>	2D + C <sub>in</sub>
1 1 0 0	D + E <sub>1k</sub> + C <sub>in</sub>	D - E - 1 + C <sub>in</sub>
1 1 0 1	bitvis nollställning	0
1 1 1 0	bitvis nollställning	0
1 1 1 1	bitvis ettställning	FFH

**Carryflaggan (C)** innehåller minnessiffran ut (carry-out) från den mest signifikanta bitpositionen (längst till vänster) om en aritmetisk operation utförs av ALU:n.

Vid **subtraktion** gäller för denna ALU att **C = 1 om lånesiffra (borrow) uppstår och C = 0 om lånesiffra inte uppstår**.

Carryflaggans värde är 0 vid andra operationer än aritmetiska.

**Overflowflaggan (V)** visar om en aritmetisk operation ger "overflow" enligt reglerna för 2-komplementaritmetik.

V-flaggans värde är 0 vid andra operationer än aritmetiska.

**Zeroflaggan (Z)** visar om en ALU-operation ger värdet noll som resultat på U-utgången.

**Signflaggan (N)** är identisk med den mest signifikanta biten (teckenbiten) av utsignalen U från ALU:n.

**Half-carryflaggan (H)** är minnessiffran (carry) mellan de fyra minst signifikanta och de fyra mest signifikanta bitarna i ALU:n.

H-flaggans värde är 0 vid andra operationer än aritmetiska.

I tabellen ovan avser "+" och "-" **aritmetiska operationer**. Med t ex **D<sub>1k</sub>** menas att samtliga bitar i **D** inverteras.

## Bilaga 2

### Assemblerspråket för FLIS-processorn.

Assemblerspråket använder sig av mnemoniska beteckningar liknande dem som processorkonstruktören MOTOROLA (FREESCALE) specificerat för maskininstruktioner för mikroprocessorer 68XX och instruktioner till assemblatorn, s k pseudoinstruktioner eller assemblatordirektiv. Pseudoinstruktionerna listas i tabell 1.

**Tabell 1**

Direktiv	Förklaring
ORG N	Placerar den efterföljande koden med början på adress N. (ORG för ORiGin = ursprung)
L RMB N	Avsätter N bytes i följd i minnet (utan att ge dem värden), så att programmet kan använda dem. Följden placeras med början på adressen L. (RMB för Reseve Memory Bytes)
L EQU N	Ger symbolen L konstantvärdet N. (EQU för EQUates = beräknas till)
L FCB N1,N2	Avsätter en byte för varje argument i följd i minnet. Respektive byte ges konstantvärdet N1, N2 etc. Följden placeras med början på adressen L. (FCB för Form Constant Byte)
L FCS "ABC"	Avsätter en byte för varje tecken i teckensträngen "ABC" i följd i minnet. Respektive byte ges ASCII-värdet för A B C, etc. Följden placeras med början på adressen L. (FCS för Form Character String)

**Tabell 2 7-bitars ASCII**

000	001	010	011	100	101	110	111	b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub>
NUL	DLE	SP	0	@	P	`	p	0 0 0 0
SOH	DC1	!	1	A	Q	a	q	0 0 0 1
STX	DC2	"	2	B	R	b	r	0 0 1 0
ETX	DC3	#	3	C	S	c	s	0 0 1 1
EOT	DC4	\$	4	D	T	d	t	0 1 0 0
ENQ	NAK	%	5	E	U	e	u	0 1 0 1
ACK	SYN	&	6	F	V	f	v	0 1 1 0
BEL	ETB	'	7	G	W	g	w	0 1 1 1
BS	CAN	(	8	H	X	h	x	1 0 0 0
HT	EM	)	9	I	Y	i	y	1 0 0 1
LF	SUB	*	:	J	Z	j	z	1 0 1 0
VT	ESC	+	;	K	[Ä	k	{ä	1 0 1 1
FF	FS	,	<	L	\Ö	l	ö	1 1 0 0
CR	GS	-	=	M	]Å	m	}å	1 1 0 1
S0	RS	.	>	N	^	n	~	1 1 1 0
S1	US	/	?	O	_	o	RUBOUT (DEL)	1 1 1 1

