


**TENTAMEN**

KURSNAMN	Digital- och datorteknik E
PROGRAM:	Elektro Åk 1/ lp 4
KURSBETECKNING	EDA216/DIT790
EXAMINATOR	Lars-Eric Arebrink
TID FÖR TENTAMEN	2009-08-20 kl 14.00 – 18.00
HJÄLPMEDDEL	Av institutionen utgiven "Instruktionslista för FLEX-processorn" (INS1) Tabellverk eller miniräknare får ej användas.
ANSV LÄRARER: Besöker tentamen	Roger Johansson, tel. 772 5729 ca. 15.30
ANSLAG AV RESULTAT	Resultatlistor anslås senast 2009-09-03 på kursens hemsida. Granskning av rättningsprotokoll från 2009-09-03 och 2009-09-04 kl 12.30-13.00.
ÖVRIG INFORM. BETYGSGRÄNSER.	Tentamen omfattar totalt 60 poäng. Onödigt komplicerade lösningar kan ge poängavdrag. Svar på uppgifter skall motiveras. (Betyg 3: 24 poäng) Betyg 4: 36 poäng Betyg 5: 48 poäng
SLUTBETYG	För slutbetyg 3 på kursen fordras godkända simulatorövningar och laborationer. För slutbetyg 4 eller 5 på kursen fordras dessutom betyg 4 eller 5 på tentamen.

1. I uppgift a-f nedan används 7-bitars tal X, Y och R. $X = 1100111$ och $Y = 0010001$.

- a) Vilket talområde måste X, Y och R tillhöra om de tolkas som tal med tecken? (1p)
- b) Vilket talområde måste X, Y och R tillhöra om de tolkas som tal utan tecken? (1p)
- c) Visa med penna och papper hur räkneoperationen $R = X - Y$ utförs i en dators ALU. (1p)
- d) Vilka värden får flaggbitarna N, Z, V och C vid räkneoperationen? (1p)
- e) Tolka bitmönstren R, X och Y som tal *utan* tecken och ange deras decimala motsvarighet. Vilken eller vilka flaggbitar visar om resultatet är korrekt vid tal utan tecken? (1p)
- f) Tolka bitmönstren R, X och Y som tal *med* tecken och ange deras decimala motsvarighet. Vilken eller vilka flaggbitar anger om resultatet är korrekt vid tal med tecken? (1p)
- g) Skriv, om det är möjligt, det decimala talet -57 som ett 7-bitars tal med tvåkomplementsrepresentation. (1p)
- h) Omvandla det decimala talet -27,25 till ett 32-bitars flyttal enligt IEEE-standard 754 (23 bitars mantissa och 8 bitars karakteristika). Skriv resultatet på binär och hexadecimal form. (3p)
- i) Ge ett minimalt boolesk uttryck för u i grindnätet till höger. (3p)



- j) Man behöver en 5-ingångs AND-grind men har bara 2- ingångs NAND-grindar och NOT-grindar. Hur kopplar man upp ”AND-grinden” med dessa på bästa sätt? (2p)

2. Det booleska uttrycket $f(a,b,c) = (a' + b + c)(b + c')(a + c')$ beskriver en boolesk funktion.

Konstruera ett ”minimalt” grindnät som realiseras den booleska funktionen. NOR-grindar med valfritt antal ingångar och NOT-grindar får användas. Endast insignalerna a, b och c finns tillgängliga.

(4p)

3. Ett synkront sekvensnät skall ha en insignal x och en utsignal u. Utsignalen u skall ges värdet "1" under ett bitintervall för varje insignalsekvens ...111011... hos x.

Exempel: $\sigma_X = \dots 111011101100111101100\dots$
 $\sigma_U = \dots ?000100010000000010000000\dots$

Utsignalen skall som i exemplet ges värdet "1" när den sista biten i en korrekt insignalsekvens anländer på x-ingången och behålla värdet "1" så länge x har sitt värde under detta bitintervall.


- a) Rita en tillståndsgraf för sekvensnätet. (5p)
- b) Realisera en D-vippa med hjälp av en JK-vippa och standardgrindar. (3p)

4. Ge RTN-beskrivning och styrsignaler för de tillstånd krävs för att utföra operationen enligt nedanstående RTN-beskrivning:

RTN-beskrivning: $5 \cdot A - 3 \cdot (B + 1) \rightarrow B$
(Aritmetisk multiplikation avses)

Använd den enkla datavägen till höger och ge ditt svar i tabellform.

Förutsätt att register A och B från början innehåller de data som skall behandlas enligt uttrycket ovan och att innehållet i register R och T är okända. Register A får inte ändras. Bortse från risken för overflow. Använd så få tillstånd som möjligt. Samtliga funktioner ALU:n kan utföra framgår av bilaga 1.



(5p)

5. Figur 1 i bilaga 4 visar hur datorn FLEX är uppbyggd. Bilaga 1 visar hur ALU'ns funktion väljs med styrsignalerna $f_3 - f_0$ och C_{in} .

I tabellen nedan visas RTN-beskrivningen av EXECUTE-sekvensen för en av FLEX-processorns instruktioner. NF i tabellens sista rad anger att nästa tillstånd (state) skall vara det första i FETCH-sekvensen.

State	S-term	RTN-beskrivning	Styrsignaler (=1)
Q_5	$Q_5 \cdot I_{xx}$	$X \rightarrow T, SP-1 \rightarrow SP$	
Q_6	$Q_6 \cdot I_{xx}$	$SP \rightarrow MA$	
Q_7	$Q_7 \cdot I_{xx}$	$PC \rightarrow M$	
Q_8	$Q_8 \cdot I_{xx}$	$B+T \rightarrow R$	
Q_9	$Q_9 \cdot I_{xx}$	$R \rightarrow PC, NF$	

- a) Rita en tabell med styrsignalerna för state $Q_5 - Q_9$ ifyllda. Endast styrsignaler = 1 skall anges. (1p)
- b) Förklara vad instruktionen med EXECUTE-sekvensen ovan utför i varje klockcykel.
Skriv instruktionen med assemblerspråk för FLEX-processorn. (2p)
- c) Instruktionen nedan skall implementeras för FLEX-processorn med hjälp av styrenheten med fast logik. (4p)

BLE Adr

Instruktionen beskrivs i FLEX-processorns instruktionslista. Samtliga funktioner ALU:n kan utföra framgår av bilaga 1. FLEX-datorn visas i bilaga 4. Gör en tabell liknande tabellen ovan för den efterfrågade EXECUTE-sekvensen.



(4p)

6. Deluppgifterna nedan avser FLEX-processorn.

a) I instruktionsuppsättningen finns de två ovillkorliga hoppen JMP och BRA. Vilken skillnad är det mellan dessa? Vilka fördelar och nackdelar har de? (2p)

b) Det finns två principer för att ansluta importar och utportar till processorns bussar, separatadresserad resp. minnesrieterad in- och utmatning. Vilken av dessa används i FLEX-processorn? Vilka är fördelarna med denna metod? (2p)

c) Hur många tillstånd får EXECUTE-fasen innehålla om styrenheten med fast logik används. Motivera svaret. (2p)

d) Översätt programavsnittet nedan till maskinkod. Det skall framgå hur branchinstruktionens ”offset” beräknas.

	ORG	\$30	
	LDAB	#10	
	LDX	#TAB	
LOOP	LDAA	1,X+	
	STAA	\$FE	
	DEC B		
	BPL	LOOP	
	LDAA	12	
	BRA	NEXT	
TAB	RMB	11	
NEXT	NOP		(4p)


e) Hur lång tid tar programavsnittet i d) att utföra om klockfrekvensen är 1MHz? (3p)

7. Skriv en subrutin, CCOUNT, i assemblerpråk för FLEX-processorn, som tar reda på hur många gånger ASCII-tecknet för bokstaven C förekommer i en nollterminerad textsträng. Vid anrop av subrutinen skall startadressen till textsträngen finnas i X-registret och vid återhopp skall antalet C-tecken finnas i B-registret. ASCII-tecknen i textsträngen är lagrade med udda paritet med paritetsbiten som bit nummer 7. Den avslutande nollan har ingen paritetsbit. ASCII-tabell finns i tabell 2 på sidan 7.

För full poäng på uppgiften skall programmet vara korrekt radkommenterat. Endast register B och register CC får vara förändrade vid återhopp från subrutinen. (8p)

Bilaga 1

ALU:ns funktion



ALU:ns **logik-** och **aritmetikoperationer** på indata **D** och **E** definieras av ingångarna **Funktion (F)** och **C_{in}** enligt tabellen nedan. $\mathbf{F} = (f_3, f_2, f_1, f_0)$.

I kolumnen Operation förklaras hur operationen utförs.

f₃ f₂ f₁ f₀	U = f(D,E,C_{in})	
	Operation	Resultat
0 0 0 0	bitvis nollställning	0
0 0 0 1		D
0 0 1 0		E
0 0 1 1	bitvis invertering	D _{1k}
0 1 0 0	bitvis invertering	E _{1k}
0 1 0 1	bitvis OR	D OR E
0 1 1 0	bitvis AND	D AND E
0 1 1 1	bitvis XOR	D XOR E
1 0 0 0	D + 0 + C _{in}	D + C _{in}
1 0 0 1	D + FFH + C _{in}	D - 1 + C _{in}
1 0 1 0		D + E + C _{in}
1 0 1 1	D + D + C _{in}	2D + C _{in}
1 1 0 0	D + E _{1k} + C _{in}	D - E - 1 + C _{in}
1 1 0 1	bitvis nollställning	0
1 1 1 0	bitvis nollställning	0
1 1 1 1	bitvis ettställning	FFH

Carryflaggan (C) innehåller minnessiffran ut (carry-out) från den mest signifikanta bitpositionen (längst till vänster) om en aritmetisk operation utförs av ALU:n.

Vid **subtraktion** gäller för denna ALU att
C = 1 om lånesiffra (borrow) uppstår och
C = 0 om lånesiffra inte uppstår.

Carryflaggans värde är 0 vid andra operationer än aritmetiska.

Overflowflaggan (V) visar om en aritmetisk operation ger "overflow" enligt reglerna för 2-komplementaritmetik.


V-flaggans värde är 0 vid andra operationer än aritmetiska.

Zeroflaggan (Z) visar om en ALU-operation ger värdet noll som resultat på U-utgången.

Signflaggan (N) är identisk med den mest signifikanta biten (teckenbiten) av utsignalen U från ALU:n.


Half-carryflaggan (H) är minnessiffran (carry) mellan de fyra minst signifikanta och de fyra mest signifikanta bitarna i ALU:n.

H-flaggans värde är 0 vid andra operationer än aritmetiska.

Bilaga 2

Mikroprogrammerad EXECUTE-sekvens
för instruktionen DEC Adr:

CM-adress (hex)	Hoppvillkor		Hopp-adress (hex)	RTN	Styrsignaler (aktiv)
	Kod (hex)	G _K			
046	0 F	G _{0F} = 1	230	PC → MA, PC+1 → PC	OE _{PC} , LD _{MA} , Inc _{PC}
230	0 0	G ₀₀ = 0	-	M → MA	MR, LD _{MA}
231	0 0	G ₀₀ = 0	-	M-1 → R, Flags → CC	MR, f ₃ , f ₀ , LD _R , LD _{CC}
232	0 F	G _{0F} = 1	108	R → M, Next Fetch	OE _R , MW



Med $\bar{k}_4 \equiv 1$ inverteras villkorssignalen G_K i tabellen till höger.

k ₃ k ₂ k ₁ k ₀	G _K
0 0 0 0	0
0 0 0 1	C
0 0 1 0	V
0 0 1 1	Z
0 1 0 0	N
0 1 0 1	0
0 1 1 0	?
0 1 1 1	0
1 0 0 0	0
1 0 0 1	C+Z
1 0 1 0	N⊕V
1 0 1 1	Z+(N⊕V)
1 1 0 0	0
1 1 0 1	0
1 1 1 0	0
1 1 1 1	1

Bilaga 3

Assemblerspråket för FLEX-processorn.

Assemblerspråket använder sig av mnemoniska beteckningar liknande dem som processorkonstruktören MOTOROLA specificerat för maskininstruktioner för mikroprocessörerna 68XX och instruktioner till assemblatoren, s k pseudoinstruktioner eller assemblatordirektiv. Pseudoinstruktionerna listas i tabell 1.

Tabell 1


Direktiv	Förklaring	Exempel	Förklaring
ORG N	Sets the origin to location N, so succeeding code is written, starting at location N.	ORG \$100	Puts the next and following bytes beginning in location \$100.
L RMB N	Allocates N words and designates L as the label of the first word of the area being allocated.	L1 RMB 10	Makes the label L1 have the value of the current location; increments the location counter by 10.
L EQU N	Declares label L to have value N.	L2 EQU \$10	Makes the symbol L2 have the value \$10.
L FCB N1, N2	Forms (generates) one byte per argument, assigns label L to the first byte.	L3 FCB \$20, \$34	Makes the symbol L3 have the value of the current location; initializes the current location to the value \$20 and the next location to \$34.

Tabell 2 7-bitars ASCII

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 b ₆ b ₅ b ₄ b ₃ b ₂ b ₁ b ₀								
NUL	DLE	SP	0	@	P	`	p	0 0 0 0
SOH	DC1	!	1	A	Q	a	q	0 0 0 1
STX	DC2	"	2	B	R	b	r	0 0 1 0
ETX	DC3	#	3	C	S	c	s	0 0 1 1
EOT	DC4	\$	4	D	T	d	t	0 1 0 0
ENQ	NAK	%	5	E	U	e	u	0 1 0 1
ACK	SYN	&	6	F	V	f	v	0 1 1 0
BEL	ETB	'	7	G	W	g	w	0 1 1 1
BS	CAN	(8	H	X	h	x	1 0 0 0
HT	EM)	9	I	Y	i	y	1 0 0 1
LF	SUB	*	:	J	Z	j	z	1 0 1 0
VT	ESC	+	;	K	[Ä]	k	{ä}	1 0 1 1
FF	FS	,	<	L	\Ö	l	ö	1 1 0 0
CR	GS	-	=	M]Å	m	}å	1 1 0 1
S0	RS	.	>	N	^	n	~	1 1 1 0
S1	US	/	?	O	-	o	RUBOUT (DEL)	1 1 1 1

Bilaga 4

Processor



Figur 1. Datorn FLEX.