


- 13.1 a) Minneskapseln har 10 st adressledning, vilket innebär att den har  $2^{10} = 1024$  adresser, var och med ett minnesord om 4 bitar.
- b) A0...A9 ansluts vanligtvis till adressbussen, D0...D3 till databussen och R/W till styrbussen. CS skapas av signaler från både adress- och styrbussen.
- c) Fullständiga dataord hos CPU12 har vanligtvis 8 bitar. Således krävs det då 2 st kapslar på bredden.
- d) CS-ingången används som en "grind"-signal som aktiverar minnesmodulen och släpper fram signalvärdena A0...A9 så att rätt dataord i minnet kan läsas eller skrivas.


13.2 a) RWM: 8000H-8FFFH, ROM: C000H-DFFFH

b) RWM:  $2^{12} = 4$  kbyte, ROM:  $2^{13} = 8$  kbyte.

13.3 a) VMA = E



b)



13.4	Områden	Booleskt CS-uttryck
	32k ROM: 0000H - 7FFFH	$CS_{32k} = VMA A_{15}' R/W$
	4k RWM: 8000H - 8FFFH 9000H - 9FFFH A000H - AFFFH B000H - BFFFH	$CS_{4k} = VMA A_{15} A_{14}'$
	inport: C000H C001H .	$CS_{inp} = VMA A_{15} A_{14} A_{13}' R/W$
	utport: DFFFH C000H C001H .	$CS_{utp} = VMA A_{15} A_{14} A_{13}' (R/W)'$
	DFFFH	
	2k ROM: E000H - E7FFH E800H - EFFFH F000H - F7FFH F800H - FFFFH	$CS_{2k} = VMA A_{15} A_{14} A_{13} R/W$

13.5	Komponenterna placeras enligt följande:	Inport:	0000H
		Utport:	0001H
		RWM1:	8000H - 8FFFH
		RWM2:	9000H - 9FFFH
		ROM:	E000H - FFFFH

Ofullständig adressavkodning:  $CS_{\text{inp}} = \text{VMA R/W } A'_{15} A'_0$   
 $CS_{\text{utp}} = \text{VMA (R/W)' } A'_{15} A'_0$   
 $CS_{\text{RWM1}} = \text{VMA } A'_{15} A'_{14} A'_{12}$   
 $CS_{\text{RWM2}} = \text{VMA } A'_{15} A'_{14} A'_{12}$   
 $CS_{\text{ROM}} = \text{VMA R/W } A'_{15} A'_{14}$

---

13.6            **Områden**                            **Booleska uttryck**

RWM:	4000H - 7FFFH	$CS_{\text{RWM}} = \text{VMA } A'_{15} A'_{14}$
ROM:	8000H - FFFFH	$CS_{\text{ROM}} = \text{R/W VMA } A'_{15}$
Inport:	0000H	$CS_{\text{inp}} = \text{R/W VMA } A'_{15} A'_{14} \dots A'_0$
Utport:	0001H	$CS_{\text{inp}} = \text{(R/W)' VMA } A'_{15} A'_{14} \dots A'_1 A'_0$
		$\text{VMA} = \text{E}$

---

13.7 a) Adresser för    Inport:  $2n, n = 0, 1, \dots, 2^{14}-1$   
                                   Utport:  $2n+1, n = 0, 1, \dots, 2^{14}-1$   
                                   RWM: 8000H - BFFFH  
                                   ROM: C000H - FFFFH

b) Adresser för    Inport:  $2n, n = 0, 1, \dots, 2^{13}-1$   
                                   Utport:  $2n, n = 0, 1, \dots, 2^{13}-1$   
                                   RWM: 4000H - 7FFFH  
                                   ROM: 8000H - FFFFH

c) Adresser för    Inport:  $3+4n, n = 0, 1, \dots, 2^{13}-1$   
                                   Utport:  $2n, n = 0, 1, \dots, 2^{14}-1$   
                                   RWM: 8000H - BFFFH  
                                   ROM: C000H - FFFFH

---

13.8 Man kan välja att utnyttja adressutrymmet enligt följande:

för	Inport:	0000H
	Utport:	0001H
	RWM:	8000H - BFFFH
	ROM:	C000H - FFFFH

a) Utbyggbar version (fullständig adressavkodning):

$\text{IOSEL} = A'_{15} A'_{14} A'_{13} \dots A'_1$   
 $CS_{\text{inp}} = \text{R/W VMA IOSEL } A'_0$   
 $CS_{\text{utp}} = \text{(R/W)' VMA IOSEL } A'_0$   
 $CS_{\text{RWM}} = \text{VMA } A'_{15} A'_{14}$   
 $CS_{\text{ROM}} = \text{R/W VMA } A'_{15} A'_{14}$

b) Ej utbyggbar version (ofullständig adressavkodning):

$\text{IOSEL} = A'_{15}$   
 $CS_{\text{inp}} = \text{R/W VMA IOSEL } A'_0$   
 $CS_{\text{utp}} = \text{(R/W)' VMA IOSEL } A'_0$   
 $CS_{\text{RWM}} = \text{VMA } A'_{15} A'_{14}$   
 $CS_{\text{ROM}} = \text{R/W VMA } A'_{15} A'_{14}$

---

13.9                            **Områden**                            **Booleska uttryck**

REGISTER:	7FFE <sub>H</sub> och 7FFF <sub>H</sub>	IOSEL1 = A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub> ...A' <sub>1</sub> CS <sub>7FFE</sub> = R/W VMA IOSEL1 A' <sub>0</sub> CS <sub>7FFF</sub> = (R/W)' VMA IOSEL1 A <sub>0</sub>
	FFFE <sub>H</sub> och FFFF <sub>H</sub> (Resetvektor H) (Resetvektor L)	IOSEL2 = A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub> ...A' <sub>1</sub> CS <sub>FFFE</sub> = R/W VMA IOSEL2 A' <sub>0</sub> CS <sub>FFFF</sub> = R/W VMA IOSEL2 A <sub>0</sub>
RWM:	0000 <sub>H</sub> - 7FFF <sub>H</sub>	CS <sub>RWM</sub> = VMA IOSEL1' A' <sub>15</sub>
ROM:	8000 <sub>H</sub> - 9FFF <sub>H</sub>	CS <sub>ROM</sub> = R/W VMA A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub>
<b>13.10</b>	<b>Områden</b>	<b>Booleska uttryck</b>
REGISTER:	7FFE <sub>H</sub> och 7FFF <sub>H</sub>	IOSEL1 = A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub> ...A' <sub>1</sub> CS <sub>7FFE</sub> = R/W VMA IOSEL1 A' <sub>0</sub> CS <sub>7FFF</sub> = (R/W)' VMA IOSEL1 A <sub>0</sub>
	FFFE <sub>H</sub> och FFFF <sub>H</sub>	IOSEL2 = A' <sub>15</sub> A' <sub>14</sub> ...A' <sub>1</sub> CS <sub>FFFE</sub> = R/W VMA IOSEL2 A' <sub>0</sub> CS <sub>FFFF</sub> = R/W VMA IOSEL2 A <sub>0</sub>
ROM:	8k = 8*2 <sup>10</sup> = 2 <sup>3</sup> *2 <sup>10</sup> => 13 adressbitar, 3 bitar till CS. E000 <sub>H</sub> - FFFF <sub>H</sub>	CS <sub>ROM</sub> = R/W VMA IOSEL2' A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub>
RWM:	16k = 16*2 <sup>10</sup> = 2 <sup>4</sup> *2 <sup>10</sup> => 14 adressbitar, 2 bitar till CS. 0000 <sub>H</sub> - 3FFF <sub>H</sub>	CS <sub>RWM</sub> = VMA A' <sub>15</sub> A' <sub>14</sub>
<b>13.11</b>	<b>Områden</b>	<b>Booleska uttryck</b>
RWM:	0000 <sub>H</sub> - 0FFF <sub>H</sub>	CS <sub>RWM</sub> = VMA A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub> A' <sub>12</sub>
Utportar:	8000 <sub>H</sub> , 8001 <sub>H</sub>	UTP = (R/W)' VMA A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub> A' <sub>12</sub> ... A' <sub>1</sub> CS <sub>8000</sub> = UTP A' <sub>0</sub> CS <sub>8001</sub> = UTP A <sub>0</sub>
Inportar:	FFFE <sub>H</sub> , FFFF <sub>H</sub> (Resetvekt)	INP = R/W VMA A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub> A' <sub>12</sub> ... A' <sub>1</sub> CS <sub>FFFE</sub> = INP A' <sub>0</sub> CS <sub>FFFF</sub> = INP A <sub>0</sub>
ROM:	E000 <sub>H</sub> - FFFF <sub>H</sub>	CS <sub>ROM</sub> = R/W VMA INP' A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub>
<b>13.12</b>	<b>Områden</b>	<b>Booleska uttryck</b>
RWM:	0000 <sub>H</sub> - 7FFF <sub>H</sub>	CS <sub>RWM</sub> = VMA A' <sub>15</sub>
I/O:	8000 <sub>H</sub> - 807 <sub>FH</sub>	IOSEL = A' <sub>15</sub> A' <sub>14</sub> A' <sub>13</sub> A' <sub>12</sub> ... A' <sub>7</sub>
ROM:	8080 <sub>H</sub> - FFFF <sub>H</sub>	CS <sub>ROM</sub> = R/W VMA IOSEL' A' <sub>15</sub>

13.13 a) G0, G1, ..., G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15 14 13 12				11 10 9 8				7 6 5 4				3 2 1 0			
		RWM 8 kbyte	0000 : 1FFF	0 0 0 0 : 0 0 0 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	

$$2^{13} = 8 \text{ kbyte}, \quad CS_{RWM} = G0$$

$$G0 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}'$$

Endast de första 8 kb används i 16 kb RWM modulen!

Not used 8 kbyte	2000 : 3FFF	0 0 1 0 : 0 0 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1
---------------------	-------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------

Modul	Adress Hex	15 14 13 12				11 10 9 8				7 6 5 4				3 2 1 0			
		Inport 8 kbyte	4000 : 5FFF	0 1 0 0 : 0 1 0 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	

$$2^{13} = 8 \text{ kbyte}, \quad CS_{\text{inp}} = G2 \cdot R/W$$

$$G2 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}'$$

 Alla adresser mellan 4000H - 5FFFH är samma inport!

Not used 32 kbyte	6000 : DFFF	0 1 1 0 : 1 1 0 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1
----------------------	-------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------	-------------------------

Modul	Adress Hex	15 14 13 12				11 10 9 8				7 6 5 4				3 2 1 0			
		ROM 4 kbyte	E000 : EFFF	1 1 1 0 : 1 1 1 0	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	

Modul	Adress Hex	15 14 13 12				11 10 9 8				7 6 5 4				3 2 1 0			
		ROM 4 kbyte	F000 : FFFF	1 1 1 1 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	0 0 0 0 : 1 1 1 1	

$$2^{12} = 4 \text{ kbyte}, \quad CS_{ROM} = G7 \cdot R/W$$

$$G7 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}'$$

 Läsning på adress ExxxH är samma sak som att läsa på adress FxxxH, eftersom  $A_{12}$  aldrig kontrolleras i ROM modulen!

- b) Enkel kodning av CS-signalerna! Systemet kan enkelt byggas ut i efterhand med mer minne och portar.
- c) Endast halva RWM minnet utnyttjas. Ofullständig adressavkodning av ROM modulen och inporten.

d) G0, G1, . . . , G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15 14 13 12				11 10 9 8				7 6 5 4				3 2 1 0			
RWM 16 kbyte	0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	3FFF	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1

$$2^{14} = 16 \text{ kbyte}, CS_{RWM} = G0 + G1$$

$$G0 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}'$$

$$G1 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}$$

e) G0, G1, . . . , G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15 14 13 12				11 10 9 8				7 6 5 4				3 2 1 0			
Inport / Utport 8 kbyte	4000	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	5FFF	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1

$$CS_{inp} = G2 \cdot R/W$$

$$CS_{utp} = G2 \cdot (R/W)'$$

$$G2 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}'$$

Alla adresser mellan 4000H - 5FFFH är samma inport/utport!

f) G0, G1, . . . , G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15 14 13 12				11 10 9 8				7 6 5 4				3 2 1 0			
Inport	60F0	0	1	1	0	0	0	0	0	1	1	1	1	0	0	0	0

$$CS_{inp} = G3 \cdot A_{12}' \cdot A_{11}' \cdot A_{10}' \cdot A_9' \cdot A_8' \cdot A_7' \cdot A_6' \cdot A_5' \cdot A_4' \cdot A_3' \cdot A_2' \cdot A_1' \cdot A_0' \cdot R/W$$

$$G3 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}$$

13.14 a)

RWM finns på följande adresser:

2k	F000H	1111 0 000 0000 0000
Slut	F7FFH	1111 0 111 1111 1111
Speglas	F800H	1111 1 000 0000 0000
Till	FFFDH	1111 1 111 1111 1101

ROM finns på följande adresser:

4k	8000H	1 000 0000 0000 0000
Slut	8FFFH	1 000 1111 1111 1111
Speglas 1:a	9000H	1 001 0000 0000 0000
Slut 1:a	9FFFH	1 001 1111 1111 1111

⋮  
⋮


Speglas 6:e	E000H	1 110 0000 0000 0000
Slut 6:e	EFFFH	1 110 1111 1111 1111

Och på adresserna:

8FFE speglas	FFFEH	1 111 1111 1111 1110
8FFF speglas	FFFFH	1 111 1111 1111 1111


Inporten uppträder på varje Adress:

Start	0000H	00 00 0000 0000 0000
Slut	3FFFH	00 11 1111 1111 1111



b) RESET vektorn ligger i ROM medan avbrottsvektorena ligger i RWM, vilket är praktiskt när man vill ladda ner nya program och använda avbrott.

c) Enklast är att utnyttja samma area som inporten:



d) Det rör sig om samma fysiska minnescell!!!  
Så flaggor i CC får följande värden: Z=1, C=0, N=0, V=0.