


Konstruktion av en 4-bitars räknare för styrenheten i FLEX-eller FLIS-processorn

Räknaren som bestämmer tillståndet hos styrenheten skall ha tillståndsgrafen nedan:



RESET är en yttre styrsignal som skall nollställa räknaren.

NF är en styrsignal som skall sätta räknarvärdet till $0011_2 = 3$.

Vi börjar med att konstruera en 4-bitars autonom räknare. (Räknesekvens: 0, 1, 2, ..., 14, 15, 0, 1, 2, ...)

Tillstånden numreras $q_3q_2q_1q_0$. T-vippor är det naturliga valet enligt tidigare resonemang.


För T-vippor gäller att $q^+ = Q$ för $T = 0$ och $q^+ = Q'$ för $T = 1$. Q ändras alltså om $T = 1$.

Räknarens utsignaler : $q_3q_2q_1q_0$


När man betraktar de binära värdena vid uppräknings ser man att bit q_0 alltid ändras efter klockpuls och att övriga bitar bara ändrar sig om alla bitar med lägre nummer är ettor.

Det innebär att följande uttryck fås för T : $T_0 = 1$; $T_1 = q_0$; $T_2 = q_1q_0$; $T_3 = q_2q_1q_0$

Omskrivning ger: $T_0 = 1$; $T_1 = q_0$; $T_2 = q_1T_1$; $T_3 = q_2T_2$



Vi byter ut T-vipporna mot D-vippor (D-vippa + XOR-grind, enligt tidigare) och får då kopplingen:



XOR-grinden längst till vänster, som bildar d_0 , ersätts av en inverterare.

Vi kompletterar till sist räknaren med ett grindnät för synkron nollställning via insignalen RESET och med möjligheten att ladda värdet $q_3q_2q_1q_0 = 0011$ via insignalen NF, som står för New Fetch.

Utsignalerna d_3, d_2, d_1 och d_0 från XOR-grindarna ovan kopplas inte direkt till D-ingångarna på vipporna.

Vi kopplar istället in dem i kretsen nedan och kopplar sedan signalerna D_3, D_2, D_1 och D_0 till vippornas D-ingångar.

