


Adressavkodning

Övningsuppgifter

2014


1. Principen för ett datorsystem med CPU12 visas nedan i figur 1.



Figur 1. Principkoppling för ett datorsystem med CPU12

En RWM-modul och en ROM-modul om vardera 32 kbyte skall anslutas i ett datorsystem enligt figur 1. RWM-modulen skall vara placerad i den första delen av adressrummet (låga adresser) och ROM-modulen i den andra (höga adresser). En inport och en utport skall också anslutas. De skall ha samma adress och placeras där RWM-modulen skulle ha sin sista adress. Det innebär att portarna skall prioriteras på denna adress. Rita CS-logiken för de fyra modulerna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.


2. Ett datorsystem enligt figur 1 har CS-logiken nedan.



Visa hur adressrummet utnyttjas, dvs adressintervall för samtliga enheter anslutna till bussarna. Visa också hur man kan koppla in ytterligare en minnesmodul med 16 kByte ROM till detta system.


Vad är oftast skälet till att man i vissa delar av minnet använder RWM och i andra ROM?

3. I ett tänkt CPU12-system har diverse enheter anslutits till bussen via "chip select"-logiken nedan. Det får förutsättas att "chip select"-avkodningen är fullständig.



De fyra "chip select"-signalerna är kopplade till fyra olika enheter. Vilken typ av enhet används respektive signal till? Förklara hur du kommer fram till ditt svar. Vilka adresser upptar respektive enhet? Vad är anledningen till att signalen E finns med i avkodningen?

4. I ett tänkt CPU12-system skall adressrummet disponeras enligt figuren nedan. En 64 kbyte ROM-kapsel, en 2 kbyte RWM-kapsel, en 8-bitars "three-state"-buffert och ett 8-bitars register med block-schema enligt nedan skall användas. För att undvika busskollisioner måste inporten och RWM-kapseln prioriteras så att läsning på inporten eller på RWM-adresserna ej aktiverar ROM-modulen. Portarna skall vara placerade direkt efter RWM i adressrummet.




Konstruera CS-logiken för ROM-modulen, RWM-modulen, inporten och utporten. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas. Det användbara adressintervallen för de två minnesmodulerna skall anges i hexadecimal form.

5. I CS-avkodningen för ett datorsystem med processorn CPU12 används två st ”2 till 4”-avkodare enligt figuren nedan. Insignalerna till avkodarna är adressbitar från adressbussen.




Utsignalerna ($x_0 - x_7$) från avkodarna används för att bilda CS-signalerna enligt nedan.



Visa på vilka adresser minnesmodulerna och portarna är placerade.

Man vill komplettera datorsystemet med ytterligare en 8k ROM-modul så att det bildas en sammanhängande ROM-area i adressrummet. Visa CS-logiken och adressintervallet för denna 8k-ROM-modul. Använd utsignalerna från avkodarna vid bildningen av CS-signalen för den nya ROM-modulen.


6. Ett datorsystem enligt figur 1 har den fullständigt avkodade CS-logiken nedan.



Visa hur adressrummet utnyttjas, dvs adressintervall för samtliga enheter anslutna till bussarna. Visa hur man kan koppla in ytterligare en minnesmodul med 16 kByte ROM till detta system. Vad är oftast skälet till att man i vissa delar av minnet använder RWM och i andra ROM?

7. Ett mikrodatorsystem skall konstrueras med CPU12, 1 st 64 kbyte ROM-kapsel, 1 st 4 kbyte RWM-kapsel, 3 st 8-bitars "three-state"-buffertar som inportar och ett 8-bitars register som utport. Se figuren nedan!

RWM-modulen skall placeras så att den upptar de sista 4k adresserna i adressrummet, förutom de sista två adresserna, där inportarna nr 2 och 3 är placerade. Till höger visas principen för de olika modulerna. Samtliga moduler utom utporten aktiveras med hög nivå (1) på respektive CS- eller OE-ingång. Utportens klockningång har negativ flanktrigging.




Till vänster i figuren framgår att adressområdet 0-400H är upptaget. Det innebär att ROM-kapseln inte får aktiveras i detta område. För att undvika busskollisioner måste Inport2 och Inport3 prioriteras före RWM-kapseln och ROM-kapsel samt RWM-kapseln före ROM-kapseln.

Konstruera CS-logiken för ROM-modulen, RWM-modulen, inportarna och utporten. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas. Det användbara adressintervallen för de två minnesmodulerna skall anges i hexadecimal form.

8. En 16 kbyte RWM-modul och en 8 kbyte ROM-modul skall anslutas i ett datorsystem enligt figur 1. RWM-modulen skall vara placerad med start på adress 0 och ROM-modulen högst upp i adressrummet. En inport och en utport skall också anslutas. De skall ha samma adress och placeras där RWM-modulen skulle ha sin sista adress. Det innebär att portarna skall prioriteras på denna adress. Rita CS-logiken för de fyra modulerna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.

9. Ett mikrodatorsystem skall konstrueras med CPU12, 1 st 32 kbyte ROM-kapsel, 1 st 4 kbyte RWM-kapsel, 3 st 8-bitars "three-state"-buffertar som inportar och ett 8-bitars register som utport. Se figuren nedan!




RWM-modulen skall placeras så att den upptar de sista 4k adresserna i adressrummet, förutom de sista två adresserna, där inportarna nr 2 och 3 är placerade. Till höger visas principen för de olika modulerna. Samtliga moduler utom utporten aktiveras med hög nivå (1) på respektive CS- eller OE-ingång. Utportens klockingång har negativ flanktrigging.

Till vänster i figuren framgår att adressområdet 0-400H är upptaget. Det innebär att ROM-kapseln inte får aktiveras i detta område. För att undvika busskollisioner måste Inport2 och Inport3 prioriteras före RWM-kapseln.

Konstruera CS-logiken för ROM-modulen, RWM-modulen, inportarna och utporten. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas. De användbara adressintervallen för de två minnesmodulerna skall anges i hexadecimal form.


10. Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 32 kbyte RWM-modul skall vara placerad i den första delen av adressrummet (låga adresser), men de första 1024 adresserna i adressrummet skall inte aktivera någon minnesmodul vid läsning eller skrivning. Resten av adressrummet skall fyllas ut med en 16 kbyte RWM-modul och en 16 kbyte ROM-modul på de högsta adresserna. För in- och utmatning av data skall det också finnas en inport och en utport. Inporten och utporten skall båda ha adressen 100H. Rita CS-logiken för de tre minnesmodulerna och de två portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.

11. I ett tänkt CPU12-system har diverse enheter anslutits till bussen via "chip select"-logiken nedan. Det får förutsättas att "chip select"-avkodningen är fullständig.



De fyra "chip select"-signalerna är kopplade till fyra olika enheter. Vilken typ av enhet används respektive signal till? Förklara hur du kommer fram till ditt svar. Vilka adresser upptar respektive enhet? Vad är anledningen till att signalen E finns med i avkodningen?

12. Principen för hur olika enheter kopplas till en CPU12-processor visas nedan:




I en dator skall en 32kbyte ROM-modul vara placerad med start på adress 0 och en 32kbyte RWM-modul högst upp i adressrummet. En inport och en utport för normal in- och utmatning skall ha adress 0 och två inportar anslutna till switchar skall användas för att generera startadressen vid reset. Det innebär att alla portarna skall prioriteras före minne på motsvarande adresser.

Rita CS-logiken för de två minnesmodulerna och de fyra portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.

- 13.** Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 16 kbyte RWM-modul skall vara placerad i den första delen av adressrummet (låga adresser), men de första 256 adresserna i adressrummet skall inte aktivera någon minnesmodul eller port vid läsning eller skrivning. Resten av adressrummet skall fyllas ut med 3 st 16 kbyte ROM-moduler. Inporten och utporten skall ha samma adress och placeras där RWM-modulen skulle ha sin sista adress. Det innebär att portarna skall prioriteras på denna adress. Rita CS-logiken för de fyra minnesmodulerna och de två portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.
- 14.** Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 8 kbyte RWM-modul skall vara placerad i den första delen av adressrummet (låga adresser), men de första 256 adresserna i adressrummet skall inte aktivera någon minnesmodul eller port vid läsning eller skrivning. Resten av adressrummet skall fyllas ut med en 8 kbyte ROM-modul, en 16 kbyte ROM-modul och en 32 kbyte ROM-modul. För in- och utmatning av data skall det också finnas en inport och en utport. Inporten och utporten skall ha samma adress och placeras där RWM-modulen skulle ha sin sista adress. Det innebär att portarna skall prioriteras på denna adress. Rita CS-logiken för de fyra minnesmodulerna och de två portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.
- 15.** Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 32 kbyte RWM-modul skall i princip vara placerad från adress 0, men de första 2048 adresserna i adressrummet skall inte aktivera någon minnesmodul eller port vid läsning eller skrivning. En inport och en utport skall också anslutas. De skall ha samma adress och placeras på första adressen efter RWM-modulen. Resten av adressrummet skall fyllas ut med en 32 kbyte ROM-modul. Det innebär att inporten skall prioriteras före ROM-modulen. Rita CS-logiken för minnesmodulerna och portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.
- 16.** Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 8 kbyte RWM-modul skall i princip vara placerad från adress 0, men de första 1024 adresserna i adressrummet skall inte aktivera någon minnesmodul eller port vid läsning eller skrivning. En inport och en utport skall också anslutas. De skall ha samma adress och placeras där RWM-modulen skulle ha sin sista adress. Resten av adressrummet skall fyllas ut med en 64 kbyte ROM-modul. Det innebär att portarna skall prioriteras före minnesmodulerna och att RWM-modulen skall prioriteras före ROM-modulen. Rita CS-logiken för minnesmodulerna och portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.

17. Ett datorsystem med ett 16 kbyte RWM och ett 4 kbyte ROM och en inport har CS-logiken nedan.




Visa hur adressrummet utnyttjas. Förklara också vad det är för fördel med att använda en fördelare (demultiplexer) för adressavkodning.

Vad är mindre lyckat med kopplingen ovan. Visa hur man kan åtgärda "felet".

Anslut en utport som skall finnas på var och en av adresserna 4000H - 5FFFH (samma utport speglat på var och en av adresserna).

Anslut ytterligare en inport med adress 60F0H (fullständig adressavkodning men med hjälp av fördelaren).

18. Ett datorsystem med ett 16 kbyte RWM och ett 4 kbyte ROM och en inport har CS-logiken nedan.




Visa hur adressrummet utnyttjas.

I kopplingen ovan utnyttjas inte kapaciteten hos RWM på ett optimalt sätt. Föreslå ett sätt att åtgärda detta. Standardgrindar får utnyttjas.


Finns det någon möjlighet till skadlig felfunktion med kopplingen ovan?

19. I ett CPU12-system finner man att diverse enheter anslutits till bussen via "chip select"-logiken nedan. Det får förutsättas att "chip select"-avkodningen är fullständig. De fyra CS-signalerna är kopplade till fyra olika enheter. Vilken enhetstyp används respektive signal till? Vilka adresser upptar respektive enhet? Vad är anledningen till att signalen E finns med i avkodningen?




20. Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 8 kbyte RWM-modul skall i princip vara placerad från adress 0, men de första 1024 adresserna i adressrummet skall inte aktivera någon minnesmodul eller port vid läsning eller skrivning. En inport och en utport skall också anslutas. De skall ha samma adress och placeras där RWM-modulen skulle ha sin sista adress. Resten av adressrummet skall fyllas ut med en 64 kbyte ROM-modul. Det innebär att portarna skall prioriteras före minnesmodulerna och att RWM-modulen skall prioriteras före ROM-modulen. Rita CS-logiken för minnesmodulerna och portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.

- 21.** Ett datorsystem med CPU12 med ett 8 kbyte RWM, ett 16 kbyte ROM, en inport och en utport har CS-logiken nedan.



Visa hur adressrummet utnyttjas, dvs adressintervall för samtliga enheter anslutna till bussarna. Visa också hur man kan koppla in ytterligare en minnesmodul med 16 kByte ROM till detta system.


- 22.** Ett datorsystem med CPU12, ett 8 kbyte RWM, ett 16 kbyte ROM, en inport och en utport har CS-logiken nedan.



Visa hur adressrummet utnyttjas, dvs adressintervall för samtliga enheter anslutna till bussarna. Visa hur man kan koppla in ytterligare en minnesmodul med 16 kByte ROM till detta system.

- 23.** Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 16 kbyte RWM-modul skall vara placerad i den första delen av adressrummet (låga adresser), men de första 256 adresserna i adressrummet skall inte aktivera någon minnesmodul eller port vid läsning eller skrivning. Resten av adressrummet skall fyllas ut med 3 st 16 kbyte ROM-moduler. Inporten och utporten skall ha samma adress och placeras där RWM-modulen skulle ha sin sista adress. Det innebär att portarna skall prioriteras på denna adress. Rita CS-logiken för de fyra minnesmodulerna och de två portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.
- 24.** Figur 1 visar principen för anslutning av externa minnesmoduler och externa in-/utportar till processorn CPU12. En 16 kbyte ROM-modul skall vara placerad så att den innehåller RESET-vektorn på sina högsta adresser. De första 1024 adresserna i adressrummet skall inte aktivera någon minnesmodul eller port vid läsning eller skrivning. Efter de första 1024 adresserna skall 32 adresser reserveras för in- och utportar. På dessa adresser skall alltså inga minnesmoduler aktiveras. En inport och en utport skall anslutas på den första av dessa adresser. Resten av adressrummet skall fyllas ut med en 64 kbyte RWM-modul. Rita CS-logiken för minnesmodulerna och portarna. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas.


- 25.** Ett mikrodatorsystem skall konstrueras med CPU12, 1 st 8 kbyte ROM-kapsel, 1 st 32 kbyte RWM-kapsel, en 8-bitars "three-state"-buffert som ingång och ett 8-bitars register som utgång. Se figuren nedan! Till vänster i figuren framgår var i adressrummet modulerna skall placeras. Till höger visas principen för de olika modulerna. Samtliga moduler utom utgången aktiveras med hög nivå (1) på respektive CS- eller OE-ingång. Utgången är flanktriggad.



Av figuren framgår att ingången på adressen 7FFE H och utgången på adressen 7FFF H kolliderar med de två sista adresserna i RWM-modulen. För att avkodningen skall fungera måste därför ingången prioriteras så att en läsning på adressen 7FFE H ej aktiverar RWM-modulen.

Konstruera den logik som krävs för "chip-select"-avkodningen. Använd fullständig adress-avkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas. Adressintervallet för varje modul skall anges i hexadecimal form.


26. Ett mikrodatorsystem skall konstrueras med CPU12, 1 st 8 kbyte ROM-kapsel, 1 st 32 kbyte RWM-kapsel, en 8-bitars "three-state"-buffert som ingång och ett 8-bitars register som utgång. Se figuren nedan! Till vänster i figuren framgår var i adressrummet modulerna skall placeras. Till höger visas principen för de olika modulerna. Samtliga moduler utom utgången aktiveras med hög nivå (1) på respektive CS- eller OE-ingång. Utgången är flanktriggad.



Av figuren framgår att ingången på adressen 7FFE H och utgången på adressen 7FFF H kolliderar med de två sista adresserna i RWM-modulen. För att avkodningen skall fungera måste därför ingången prioriteras så att en läsning på adressen 7FFE H ej aktiverar RWM-modulen.

Konstruera den logik som krävs för "chip-select"-avkodningen. Använd fullständig adress-avkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas. Adressintervallet för varje modul skall anges i hexadecimal form.

27. Ett datorsystem med CPU12, ett 2 kbyte RWM, ett 4 kbyte ROM och en inport har CS-logiken nedan.



Visa hur adressrummet utnyttjas, dvs adressintervall för samtliga enheter anslutna till bussarna.

Visa hur man kan koppla in ytterligare 2 kByte RWM till detta system. (välj lämpliga adresser).

Vilka värden får N, Z, V och C- flaggan i CC- registret efter följande kodsekvens.

```
LDAA    $E010
CMPA    $F010
```

Gör lämpliga antaganden som överensstämmer med datorsystemet.

28. Ett mikrodatorsystem med CPU12 skall använda ett ROM-minne, ett RWM-minne och en 8-bitars ingång. De olika minneselementen skall ligga på följande adresser:

ROM på adress 8000H - BFFFH.

RAM på adress E000H-FFFFH.

Ingången på adress 2F00H.

Gör adressavkodningen, dvs konstruera den logik som genererar “chip-select”-signalen (CS, aktiv hög), till ROM minnet. AND-grindar samt inverterare får användas. Ange även storleken på ROM-minnet.


Gör motsvarande adressavkodning för RAM-minnet. Dock är det så att de minneskapslar som finns tillgängliga har storleken 4 kbyte, och om RAM-minnet är större än detta måste flera kapslar användas. Vid sådana fall delar man upp RAM-minnet i flera olika RAM-moduler, som får var sin del av det totala RAM-minnets adressrum och med separata “chip-select”-avkodningar.

29. I ett mikrodatorsystem med CPU12 används en 16 kbyte ROM-kapsel för att lagra program och en 2 kbyte RWM-kapsel för att lagra variabler. Dessutom används en 8-bitars "three-state"-buffert som inport och ett 8-bitars register som utport. Se figuren nedan!

I figuren visas också hur "chip-select"-avkodningen utförs.

Redogör för var i adressrummet processorn kan läsa eller skriva i de olika enheterna. Alla adresser där en enhet kan nå skall redovisas.


Konstruktören upptäcker vid provning av systemet att märkliga saker ibland händer vid läsning av indata från inporten. Hjälpt konstruktören reda ut vad som händer.



30. I CS-avkodningen för ett datorsystem med CPU12 används två st ”2 till 4”-avkodare enligt figuren nedan. Insignalerna till avkodarna är adressbitar från adressbussen.




Utsignalerna ($x_0 - x_7$) från avkodarna används för att bilda CS-signalerna enligt nedan.



Visa på vilka adresser minnesmodulerna och portarna är placerade.

Man vill placera en ny ROM-modul i direkt anslutning till den som redan finns. Visa CS-logiken och adressintervallet för denna modul.

31. Ett datorsystem med CPU12, ett 2 kbyte RWM, ett 4 kbyte ROM och en inport har CS-logiken nedan.



Visa hur adressrummet utnyttjas, dvs adressintervall för samtliga enheter anslutna till bussarna.

Visa hur man kan koppla in ytterligare 2 kbyte RWM till detta system. (välj lämpliga adresser).


Vilka värden får N, Z, V och C- flaggan i CC- registret efter följande kodsekvens.

```
LDAA $E010
CMPA $F010
```

Gör lämpliga antaganden som överensstämmer med datorsystemet ovan.

32. Ett mikrodatorsystem skall konstrueras med CPU12, 1 st 64 kbyte ROM-kapsel, 1 st 2 kbyte RWM-kapsel, 1 st 8-bitars "three-state"-buffert som ingång och ett 8-bitars register som utgång. Se figuren nedan!


Till vänster i figuren framgår att RWM-modulen, ingången och utgången skall placeras på konsekutiva (på varandra följande) adresser från adressen 0. Till höger visas principen för de olika modulerna. Samtliga moduler utom utgången aktiveras med hög nivå (1) på respektive CS-eller OE-ingång. Utgången har negativ flanktrigging.



För att undvika busskollisioner måste ingången och RWM-kapseln prioriteras så att läsning på ingångsadressen eller på RWM-adresserna ej aktiverar ROM-modulen.

Konstruera CS-logiken för ROM-modulen, RWM-modulen, ingången och utgången. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas. Det användbara adressintervallen för de två minnesmodulerna skall anges i hexadecimal form.

- 33.** Ett mikrodatorsystem skall konstrueras med CPU12, 1 st 64 kbyte ROM-kapsel, 1 st 1 kbyte RWM-kapsel, 1 st 8-bitars "three-state"-buffert som ingång och ett 8-bitars register som utgång. Se figuren nedan! Till vänster i figuren framgår att RWM-modulen, ingången och utgången skall placeras på konsekutiva (på varandra följande) adresser från adressen 0. Till höger visas principen för de olika modulerna. Samtliga moduler utom utgången aktiveras med hög nivå (1) på respektive CS- eller OE-ingång. Utgången har negativ flanktriggning.



För att undvika busskollisioner måste ingången och RWM-kapseln prioriteras så att läsning på ingångsadressen eller på RWM-adresserna ej aktiverar ROM-modulen.

Konstruera CS-logiken för ROM-modulen, RWM-modulen, ingången och utgången. Använd fullständig adressavkodning. Endast grundläggande logikgrindar med valfritt antal ingångar får användas. Det användbara adressintervallen för de två minnesmodulerna skall anges i hexadecimal form.