


- 13.1 a)** Minneskapseln har 10 st adressledningar, vilket innebär att den har $2^{10} = 1024$ adresser, var och med ett minnesord om 4 bitar.
- b)** A0...A9 ansluts vanligtvis till adressbussen, D0...D3 till databussen och R/W till styrbussen. CS skapas av signaler från både adress- och styrbussen.
- c)** Fullständiga dataord hos CPU12 har vanligtvis 8 bitar. Således krävs det då 2 st kapslar på bredden.
- d)** CS-ingången används för en "grind"-signal som släpper fram signalvärdena A0...A9 till minnet så att det kan läsas eller skrivas.

13.2 a) RWM: 8000H-8FFFFH, ROM: C000H-DFFFFH)

b) RWM: $2^{12} = 4$ kbyte, ROM: $2^{13} = 8$ kbyte.

13.3 a) VMA = E



13.4	Områden	Booleskt CS-uttryck
	32k ROM: 0000H - 7FFFFH	$CS_{32k} = VMA A_{15}' R/W$
	4k RWM: 8000H - 8FFFFH 9000H - 9FFFFH A000H - AFFFFH B000H - BFFFFH	$CS_{4k} = VMA A_{15} A_{14}'$
	inport: C000H C001H	$CS_{inp} = VMA A_{15} A_{14} A_{13}' R/W$
	utport: DFFFFH C000H C001H	$CS_{utp} = VMA A_{15} A_{14} A_{13}' (R/W)'$
	2k ROM: E000H - E7FFFH E800H - EFFFFH F000H - F7FFFH F800H - FFFFFH	$CS_{2k} = VMA A_{15} A_{14} A_{13} R/W$

13.5 Komponenterna placeras enligt följande:

Inport:	0000H
Utport:	0001H
RWM1:	8000H - 8FFFFH
RWM2:	9000H - 9FFFFH
ROM:	E000H - FFFFFH

Ofullständig adressavkodning:

$$CS_{inp} = VMA R/W A_{15}' A_0'$$

$$CS_{utp} = VMA (R/W)' A_{15}' A_0$$

$$CS_{RWM1} = VMA A_{15} A_{14}' A_{12}'$$

$$CS_{RWM2} = VMA A_{15} A_{14}' A_{12}$$

$$CS_{ROM} = VMA R/W A_{15} A_{14}$$

13.6	Områden	Booleska uttryck
	RWM: 4000H - 7FFFFH	$CS_{RWM} = VMA A_{15}' A_{14}$
	ROM: 8000H - FFFFFH	$CS_{ROM} = R/W VMA A_{15}$
	Inport: 0000H	$CS_{inp} = R/W VMA A_{15}' A_{14}' \dots A_0'$
	Utport: 10001H	$CS_{inp} = (R/W)' VMA A_{15}' A_{14}' \dots A_1' A_0$
		VMA = E

13.7 a) Adresser för

Inport:	$2n, n = 0, 1, \dots, 2^{14}-1$
Utport:	$2n+1, n = 0, 1, \dots, 2^{14}-1$
RWM:	8000H - BFFFFH
ROM:	C000H - FFFFFH

b) Adresser för

Inport:	$2n, n = 0, 1, \dots, 2^{13}-1$
Utport:	$2n, n = 0, 1, \dots, 2^{13}-1$
RWM:	4000H - 7FFFFH
ROM:	8000H - FFFFFH

c) Adresser för

Inport:	$3+4n, n = 0, 1, \dots, 2^{13}-1$
Utport:	$2n, n = 0, 1, \dots, 2^{14}-1$
RWM:	8000H - BFFFFH
ROM:	C000H - FFFFFH

13.8 Man kan välja att utnyttja adressutrymmet enligt följande:

för	Inport:	0000H
	Utport:	0001H
	RWM:	8000H - BFFFFH
	ROM:	C000H - FFFFFH

a) Utbyggbar version (fullständig adressavkodning):

$$IOSEL = A_{15}' A_{14}' A_{13}' \dots A_1'$$

$$CS_{inp} = R/W VMA IOSEL A_0'$$

$$CS_{utp} = (R/W)' VMA IOSEL A_0$$

$$CS_{RWM} = VMA A_{15} A_{14}'$$

$$CS_{ROM} = R/W VMA A_{15} A_{14}$$

b) Ej utbyggbar version (ofullständig adressavkodning):

$$IOSEL = A_{15}'$$

$$CS_{inp} = R/W VMA IOSEL A_0'$$

$$CS_{utp} = (R/W)' VMA IOSEL A_0$$

$$CS_{RWM} = VMA A_{15} A_{14}'$$

$$CS_{ROM} = R/W VMA A_{15} A_{14}$$

13.9	Områden	Booleska uttryck
REGISTER:	7FFEh och 7FFFh	IOSEL1 = $A'_{15} A'_{14} A'_{13} \dots A'_1$ $CS_{7FFE} = R/W \text{ VMA IOSEL1 } A'_0$ $CS_{7FFF} = (R/W)' \text{ VMA IOSEL1 } A'_0$
	FFFEh och FFFFh (Resetvektor H) (Resetvektor L)	IOSEL2 = $A'_{15} A'_{14} A'_{13} \dots A'_1$ $CS_{FFFE} = R/W \text{ VMA IOSEL2 } A'_0$ $CS_{FFFF} = R/W \text{ VMA IOSEL2 } A'_0$
RWM:	0000h - 7FFFh	$CS_{RWM} = \text{VMA IOSEL1}' A'_{15}$
ROM:	8000h - 9FFFh	$CS_{ROM} = R/W \text{ VMA } A'_{15} A'_{14} A'_{13}$

13.10	Områden	Booleska uttryck
REGISTER:	7FFEh och 7FFFh	IOSEL1 = $A'_{15} A'_{14} A'_{13} \dots A'_1$ $CS_{7FFE} = R/W \text{ VMA IOSEL1 } A'_0$ $CS_{7FFF} = (R/W)' \text{ VMA IOSEL1 } A'_0$
	FFFEh och FFFFh	IOSEL2 = $A'_{15} A'_{14} \dots A'_1$ $CS_{FFFE} = R/W \text{ VMA IOSEL2 } A'_0$ $CS_{FFFF} = (R/W)' \text{ VMA IOSEL2 } A'_0$
ROM:	8k = $8 \cdot 2^{10} = 2^3 \cdot 2^{10} \Rightarrow$ 13 adressbitar, 3 bitar till CS. E000h - FFFFh	$CS_{ROM} = R/W \text{ VMA IOSEL2}' A'_{15} A'_{14} A'_{13}$
RWM:	16k = $16 \cdot 2^{10} = 2^4 \cdot 2^{10} \Rightarrow$ 14 adressbitar, 2 bitar till CS. 0000h - 3FFFh	$CS_{RWM} = \text{VMA } A'_{15} A'_{14}$

13.11	Områden	Booleska uttryck
RWM:	0000h - 0FFFh	$CS_{RWM} = \text{VMA } A'_{15} A'_{14} A'_{13} A'_{12}$
Utportar:	8000h, 8001h	UTP = $(R/W)' \text{ VMA } A'_{15} A'_{14} A'_{13} A'_{12} \dots A'_1$ $CS_{8000} = \text{UTP } A'_0$ $CS_{8001} = \text{UTP } A'_0$
Inportar:	FFFEh, FFFFh (Resetvekt)	INP = $R/W \text{ VMA } A'_{15} A'_{14} A'_{13} A'_{12} \dots A'_1$ $CS_{FFFE} = \text{INP } A'_0$ $CS_{FFFF} = \text{INP } A'_0$
ROM:	E000h - FFFFh	$CS_{ROM} = R/W \text{ VMA INP}' A'_{15} A'_{14} A'_{13}$

13.12	Områden	Booleska uttryck
RWM:	0000h - 7FFFh	$CS_{RWM} = \text{VMA } A'_{15}$
I/O:	8000h - 807fh	IOSEL = $A'_{15} A'_{14} A'_{13} A'_{12} \dots A'_7$
ROM:	8080h - FFFFh	$CS_{ROM} = R/W \text{ VMA IOSEL}' A'_{15}$

13.13 a) G0, G1, ..., G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RWM	0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
8 kbyte	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	1FFF	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1

$$2^{13} = 8 \text{ kbyte}, \quad CS_{RWM} = G0$$

$$G0 = \text{VMA} \cdot A'_{15} \cdot A'_{14} \cdot A'_{13}$$

Endast de första 8 kb används i 16 kb RWM modulen!

Not used	2000	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
8 kbyte	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	3FFF	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Modul	Adress Hex	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Inport	4000	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
8 kbyte	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	5FFF	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1

$$2^{13} = 8 \text{ kbyte}, \quad CS_{\text{inp}} = G2 \cdot R/W$$

$$G2 = \text{VMA} \cdot A'_{15} \cdot A'_{14} \cdot A'_{13}$$

Alla adresser mellan 4000h - 5FFFh är samma inport!

Not used	6000	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0
32 kbyte	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	DFFF	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1

Modul	Adress Hex	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ROM	E000	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0
4 kbyte	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	FFFF	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1

Modul	Adress Hex	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ROM	F000	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0
4 kbyte	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	FFFF	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

$$2^{12} = 4 \text{ kbyte}, \quad CS_{ROM} = G7 \cdot R/W$$

$$G7 = \text{VMA} \cdot A'_{15} \cdot A'_{14} \cdot A'_{13}$$

Läsning på adress Exxxh är samma sak som att läsa på adress Fxxxh, eftersom A'_{12} aldrig kontrolleras i ROM modulen!

b) Enkel kodning av CS-signalerna! Systemet kan enkelt byggas ut i efterhand med mer minne och portar.

c) Endast halva RWM minnet utnyttjas. Ofullständig adressavkodning av ROM modulen och inporten.

d) G0, G1, . . . , G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RWM	0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
16 kbyte	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
	3FFF	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1

$$2^{14} = 16 \text{ kbyte}, CS_{RWM} = G0 + G1$$

$$G0 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}'$$

$$G1 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}$$

e) G0, G1, . . . , G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Inport	4000	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Utport	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:
8 kbyte	5FFF	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1

$$CS_{\text{inp}} = G2 \cdot R/W$$

$$CS_{\text{utp}} = G2 \cdot (R/W)'$$

$$G2 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}'$$

Alla adresser mellan 4000H - 5FFFH är samma inport/utport!

f) G0, G1, . . . , G7 står för utgångarna på demultiplexern:

Modul	Adress Hex	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Inport	60F0	0	1	1	0	0	0	0	0	1	1	1	1	0	0	0	0

$$CS_{\text{inp}} = G3 \cdot A_{12}' \cdot A_{11}' \cdot A_{10}' \cdot A_9' \cdot A_8' \cdot A_7' \cdot A_6' \cdot A_5' \cdot A_4' \cdot A_3' \cdot A_2' \cdot A_1' \cdot A_0' \cdot R/W$$

$$G3 = VMA \cdot A_{15}' \cdot A_{14}' \cdot A_{13}$$

13.14 a)

RWM finns på följande adresser:

2k	F000h	1111	0	000	0000	0000
Slut	F7FFh	1111	0	111	1111	1111
Spegglas	F800h	1111	1	000	0000	0000
Till	FFDh	1111	1	111	1111	1101

ROM finns på följande adresser:

4k	8000h	1	000	0000	0000	0000
Slut	8FFFh	1	000	1111	1111	1111
Spegglas 1:a	9000h	1	001	0000	0000	0000
Slut 1:a	9FFFh	1	001	1111	1111	1111

:

Spegglas 6:e E000h 1 110 0000 0000 0000

Slut 6:e EFFFh 1 110 1111 1111 1111

Och på adresserna:

8FFE speglas FFFEh 1 111 1111 1111 1110

8FFF speglas FFFFh 1 111 1111 1111 1111


Inporten uppträder på varje Adress:

hStart 0000h 00 00 0000 0000 0000

Slut 3FFFh 00 11 1111 1111 1111

b) RESET vektorn ligger i ROM medan avbrottsvektorena ligger i RWM, vilket är praktiskt när man vill ladda ner nya program och använda avbrott.

c) Enklarest är att utnyttja samma aria som inporten:



d) Det rör sig om samma fysiska minnescell!!!
Så flaggorna i CC får följande värden: Z=1, C=0, N=0, V=0.

0000h	Inporten speglad på varje adress
3FFFh	
4000h	Tomt
7FFFh	
8000h	ROM 4 kByte
8FFFh	
9000h	Spegelbild av ROM (1:a)
9FFFh	
E000h	Spegelbild av ROM (6:e)
FFFFh	
F000h	RWM 2 kByte
F7FFFh	
F800h	Spegelbild av RWM
FFFDh	
FFFEh	RESET Vec i ROM
FFFFh	RESET Vec i ROM