

## ***Aktivera Kursens mål:***

- ▶ Konstruera en dator mha grindar och programmera denna

## ***Aktivera Förra veckans mål:***

- ▶ Konstruera olika kombinatoriska nät som ingår i en dator.
- ▶ Studera hur addition/subtraktion utförs (+flaggor)
- ▶ Konstruera register som används för att lagra data i datorn.
- ▶ Koppla samman register med bussar till en enkel dataväg

## ***Veckans mål:***


- ▶ Koppla samman register och ALU till en dataväg
- ▶ Förstå hur ett minne är uppbyggd och ansluta detta till datavägen
- ▶ Program och hur detta lagras i minne
- ▶ Fatta hur datorn startar och arbetar
- ▶ Räknare och mera vippor

## ***Dagens mål, Du ska kunna:***

- ▶ Konstruera och använda en enkel dataväg
- ▶ Kunna programmera en enkel dataväg (RTN)
- ▶ Förstå uppbyggnaden av ett minne
- ▶ Använda en enkel dataväg med minne
- ▶ Förstå von Neumanns princip med program och minne
- ▶ Ansluta CC-register till datavägen


**Läs smart!  
Lär dig mer!**

# ALU:n ska anslutas – hur då?




f <sub>3</sub> f <sub>2</sub> f <sub>1</sub> f <sub>0</sub>	U = f(D,E,F,C <sub>in</sub> )	
	Operation	Resultat
0 0 0 0	Bitvis nollställning	0
0 0 0 1		D
0 0 1 0		E
0 0 1 1	Bitvis invertering	D <sub>1k</sub>
0 1 0 0	Bitvis invertering	E <sub>1k</sub>
0 1 0 1	Bitvis OR	D OR E
0 1 1 0	Bitvis AND	D AND E
0 1 1 1	Bitvis XOR	D XOR E
1 0 0 0	D + 0 + C <sub>in</sub>	D + C <sub>in</sub>
1 0 0 1	D + FFH + C <sub>in</sub>	D - 1 + C <sub>in</sub>
1 0 1 0		D + E + C <sub>in</sub>
1 0 1 1	D + D + C <sub>in</sub>	2D + C <sub>in</sub>
1 1 0 0	D + E <sub>1k</sub> + C <sub>in</sub>	D - E - 1 + C <sub>in</sub>
1 1 0 1	Bitvis nollställning	0
1 1 1 0	Bitvis nollställning	0
1 1 1 1	Bitvis ettställning	FFH <sup>2</sup>




# Användning av resultatregister (R) för lagring av utdata från ALU.



# Anslutning av resultatregister (R) till buss.



# Enkel dataväg <sup>Arb s 74</sup>



**FOKUS PÅ**


**Fo7**

## **Dagens mål:**

- ▶ Konstruera och använda en enkel dataväg
- ▶ **Kunna programmera en enkel dataväg (RTN)**
- ▶ Förstå uppbyggnaden av ett minne
- ▶ Använda en enkel dataväg med minne
- ▶ Förstå von Neumans princip med program och minne
- ▶ Ansluta CC-register till datavägen

**Läs smart!  
Lär dig mer!**

Ge en sekvens av styrsignaler som utför:



**Gör enkla uppgifter... testa... hitta känslan...**

Drivning:

- CP1: \_\_\_\_\_
- CP2: \_\_\_\_\_
- CP3: \_\_\_\_\_
- CP4: \_\_\_\_\_
- CP5: \_\_\_\_\_

ik OH

**FOKUS PÅ**

**Fo7**


## **Dagens mål:**

- ▶ Konstruera och använda en enkel dataväg
- ▶ Kunna programmera en enkel dataväg (RTN)
- ▶ **Förstå uppbyggnaden av ett minne**
- ▶ Använda en enkel dataväg med minne
- ▶ Förstå von Neumans princip med program och minne
- ▶ Ansluta CC-register till datavägen

**Läs smart!  
Lär dig mer!**




# Minnet







Minnet

Primärminnen  
Sekundärminne  
Blockminne




RAM-minnen:  
ROM  
PROM  
FLASH  
RWM

# Minne




# Minns Man Minnet?



# Enkel dataväg med RWM

Arb s 86



*Gör Uppgift 75*

**FOKUS PÅ**


**Fo7**

## **Dagens mål:**

- ▶ Konstruera och använda en enkel dataväg
- ▶ Kunna programmera en enkel dataväg (RTN)
- ▶ Förstå uppbyggnaden av ett minne
- ▶ Använda en enkel dataväg med minne
- ▶ **Förstå von Neumans princip med program och minne**
- ▶ Ansluta CC-register till datavägen

**Läs smart!  
Lär dig mer!**

# Program och minne




- **John Louis Von Neumann** (1903-1957)

”Det lagrade programmets princip”, dvs program och data i samma minne.

address hex	innehåll hex	operation
07	01	
08	0B	- load the A-register with the contents of this address (91H)
09	91	
0A	28	- add to the A-register the contents of this address (92H)
0B	92	
0C	61	- branch, if carry=1, to the address = this number (07H) + address of next OPcode (0EH) (= 15H)
0D	07	
0E	13	- store the contents of the A-register on this address (94H)
0F	94	
10	47	- clear the A-register
11	13	- store the contents of acc A (00H) on this address (93H)
12	93	
13	59	- jump to this address (1BH)
14	1B	
15	13	- store the contents of the A-register on this address (94H)
16	94	
17	0F	- load the A-register with this number (01H)
18	01	
19	13	- store contents of the A-register (01H) on this address (93H)
1A	93	
1R	0R	

*Maskinprogram i minnet*      *Tillhörande assemblerprogram*



# Program o Minne - forts

## *Instruktionsformat*

INCA

OP-kod
--------

LDAA    Adr

OP-kod	Adr
--------	-----

## *Maskinprogram*

00001111<sub>2</sub>

00001011<sub>2</sub>

00111111<sub>2</sub>

11111110<sub>2</sub>

00011001<sub>2</sub>

01000001<sub>2</sub>

01001010<sub>2</sub>

## *Maskinprogram*

0F<sub>16</sub>

0B<sub>16</sub>

3F<sub>16</sub>

FE<sub>16</sub>

19<sub>16</sub>



41<sub>16</sub>

4A<sub>16</sub>

# Processorns arbetssätt

Arb s 95

<i>Maskinprogram i minnet</i>	<i>Tillhörande assemblerprogram</i>
Adr. 0C   10	LDAB #\$23
0D   23	
0E   29	ADDB \$F3
0F   F3	
10   02	TFR B,A
11   4F	CMPB #\$03
12   03	
13   61	BLO \$29
14   13	





**FOKUS PÅ**


**Fo7**

## **Dagens mål:**

- ▶ Konstruera och använda en enkel dataväg
- ▶ Kunna programmera en enkel dataväg (RTN)
- ▶ Förstå uppbyggnaden av ett minne
- ▶ Använda en enkel dataväg med minne
- ▶ Förstå von Neumans princip med program och minne
- ▶ **Ansluta CC-register till datavägen**


**Läs smart!  
Lär dig mer!**

# Fånga C-flaggan.




# Inkoppling av flaggregister mellan ALU och buss.

Kap 7 Blå




# Inkoppling av väljare (multiplexer) för val av $C_{in}$ .


Kap 7 Blå



# Inkoppling av väljare (mux) för val av indata till CC-registret.



Logiknät för databehandling med aritmetik/logikenhet (ALU).



## Veckans mål:


- Koppla samman register och ALU till en dataväg
- Förstå hur ett minne är uppbyggd, ansluta detta till datavägen
- Program och hur detta lagras i minne
- Fatta hur datorn startar och arbetar
- Räknare och mera vippor

## Dagens mål. Du ska kunna:

- ▶ Beskriva Processorns Arbets sätt
  - ▶ Ange styrsignalsekvens för RESET
  - ▶ Ange styrsignalsekvens för FETCH
  - ▶ Ange styrsignalsekvenser för olika EXECUTE
- ▶ Konstruera och använda JK- och T-vippor
- ▶ Kunna analysera räknare
- ▶ Ta fram Excitationstabeller

**Läs smart!  
Lär dig mer!**

# Processorns arbetsätt




*Maskinprogram  
i minnet*

Adr.	
0C	10
0D	23
0E	29
0F	F3
10	02
11	4F
12	03
13	61
14	13

*Tillhörande  
assemblerprogram*

LDB	#\$23
ADDB	\$F3
TFR	B,A
CMPB	#\$03
BLO	\$29








Maskinprogram  
i minnet

Adr			
0C	10	LDB	#\$23
0D	23		
0E	29	ADDB	\$F3
0F	F3		
10	02	TFR	B,A
11	4F	CMPB	#\$03
12	03		
13	61	BLO	\$29
14	13		
		Nästa operationskod	

**Styrsignalgenerering för  
den databehandlande  
enheten.**



Styrenhet  
och del av  
dataväg



**FOKUS PÅ**

## Dagens mål. Du ska kunna:

- ▶ Beskriva Processorns Arbets sätt
  - ▶ **Ange styrsignalsekvens för RESET**
  - ▶ Ange styrsignalsekvens för FETCH
  - ▶ Ange styrsignalsekvenser för olika EXECUTE-faser
- ▶ Konstruera och använda JK- och T-vippa
- ▶ Kunna analysera räknare
- ▶ Ta fram Excitationstabeller


**Läs smart!  
Lär dig mer!**

# Processorns arbetssätt

# RESET

Arb s 95

PC: Programräknare  
(Pekar på nästa instruktion)



Maskin program

Assembler program

Adr	
10	0F
11	55
12	00
13	28
14	05

LDAA #\$55

NOP


ADDA \$05

3) Läs (start adr) 10  
från adr FF i minnet  
till PC

FE	
FF	10

“Reset Vektor”

2) Adressera  
Minnet (Adr FF)



State	RTN-beskr	Styrsignaler	Kommentar
0	$FF_{16} \rightarrow R$	$ALU-fkn = F_{16}$ , $LD_R = 1$ .	ALU-funktionen väljs så att talet $F_{16}$ finns på ALU:ns utgång. Laddningången på R-registret ettställs så att utvärdet från ALU'n ( $FF_{16}$ ) laddas i R-registret vid nästa klockpuls.
1	$R \rightarrow MA$	$OE_R = 1$ , $LD_{MA} = 1$ .	Talet $FF_{16}$ i R-registret kopplas ut på bussen. Bussinnehållet laddas i minnesadressregistret vid nästa klockpuls.
2	$M \rightarrow PC$	$MR = 1$ , $LD_{PC} = 1$ .	Minnesinnehållet på adressen $F_{16}$ läses. Det dataord som läses placeras i PC vid nästa klockpuls. Nästa klockcykel skall vara den första i FETCH-sekvensen.




**FOKUS PÅ**



## Dagens mål. Du ska kunna:

- ▶ Beskriva Processorns Arbets sätt
  - ▶ Ange styrsignalsekvens för RESET
  - ▶ **Ange styrsignalsekvens för FETCH**
  - ▶ Ange styrsignalsekvenser för olika EXECUTE-faser
- ▶ Konstruera och använda JK- och T-vippa
- ▶ Kunna analysera räknare
- ▶ Ta fram Excitationstabeller

**Läs smart!  
Lär dig mer!**



State	RTN	Styrsignaler	Kommentar
0	<b>PC</b> → <b>MA</b> , <b>PC+1</b> → <b>PC</b>	<b>OE<sub>PC</sub>=1, LD<sub>MA</sub>=1,</b> <b>IncPC=1.</b>	Adressen till instruktionens operationskod kopieras från PC till minnesadressregistret MA. Adressen som finns i PC ökas med ett.
1	<b>M</b> → <b>I</b>	<b>MR=1,</b> <b>LD<sub>I</sub>=1.</b>	Läs operationskoden från minnet. Placera den i instruktionsregistret I. Nästa state skall vara det första i EXECUTE-sekvensen.




**FOKUS PÅ**

## Dagens mål. Du ska kunna:

- ▶ Beskriva Processorns Arbets sätt
  - ▶ Ange styrsignalsekvens för RESET
  - ▶ Ange styrsignalsekvens för FETCH
  - ▶ **Ange styrsignalsekvenser för olika EXECUTE-faser**
- ▶ Konstruera och använda JK- och T-vippa
- ▶ Kunna analysera räknare
- ▶ Ta fram Excitationstabeller

**Läs smart!  
Lär dig mer!**






*Instruktion:*      *Format:*  
**LDA** #Data      Ord1: OP-kod  
**(LDA** #**\$55**)      Ord2: Data

State	RTN	Styrsignaler	Kommentar
0	PC→MA,  PC+1→PC	OE <sub>PC</sub> =1, LD <sub>MA</sub> =1,  IncPC=1.	Instruktionens datadel finns i minnesordet efter OP-koden. När EXECUTE-sekvensen inleds pekar PC på instruktionens datadel. PC kopieras därför över till minnesadressregistret MA så att datadelen kan läsas från minnet under nästa klockcykel. Innehållet i PC ökas med ett, så att PC pekar på nästa adress i minnet där OP-koden för nästa instruktion skall finnas.
1	M→A	MR=1, LD <sub>A</sub> =1	Läs instruktionens datadel "Data" från minnet och placera den i A-registret. Nästa klockcykel ska vara den första i FETCH-sekvensen.

# Processorns arbetsätt




**FOKUS PÅ**

## Dagens mål. Du ska kunna:

- ▶ Beskriva Processorns Arbets sätt
  - ▶ Ange styrsignalsekvens för RESET
  - ▶ Ange styrsignalsekvens för FETCH
  - ▶ Ange styrsignalsekvenser för olika EXECUTE-faser
- ▶ **Konstruera och använda JK- och T-vippa**
- ▶ Kunna analysera räknare
- ▶ Ta fram Excitationstabeller

**Läs smart!  
Lär dig mer!**


# Principen för JK-vippa:



S	R	Q <sup>+</sup>
0	0	Q
0	1	0
1	0	1
1	1	<b>Otillåtet</b>


J	K	S	R	Q <sup>+</sup>
0	0	0	0	
0	1	0	Q	
1	0	Q'	0	
1	1	Q'	Q	

# JK - Vippan




J	K	$Q^+$
0	0	Q
0	1	0
1	0	1
1	1	<b>Q'</b>

Jfr med SR-vippan



S	R	$Q^+$
0	0	Q
0	1	0
1	0	1
1	1	<b>Otillåtet</b>

# T - Vippan



## Funktionstabelle

J	K	$Q^+$
0	0	Q
0	1	0
1	0	1
1	1	$Q'$

## Funktionstabelle

T	$Q^+$
0	Q
1	$Q'$


# Asynkrona ingångar för ettställning och nollställning

Vippor förses ofta med extra ingångar som påverka utsignalen **oberoende** av klockpulsen och övriga insignaler.

Dessa ingångar kallas därför för **asynkrona ingångar**.

För **ett-** (eng **Preset**) och **nollställning** (eng **Clear**) av utsignalen.

Benämns S - R på samma sätt som S- och R-signalerna hos en SR-latch.



D-vippan har asynkrona S- och R-ingångar.

**FOKUS PÅ**


## Dagens mål. Du ska kunna:

- ▶ Beskriva Processorns Arbets sätt
  - ▶ Ange styrsignalsekvens för RESET
  - ▶ Ange styrsignalsekvens för FETCH
  - ▶ Ange styrsignalsekvenser för olika EXECUTE-faser
- ▶ Konstruera och använda JK- och T-vippa
- ▶ **Kunna analysera räknare**
- ▶ Ta fram Excitationstabeller

**Läs smart!  
Lär dig mer!**




# Arbetsgång - analys räknare s5.24 ->



- 1 Studera kopplingen och **bestäm vippornas insignaler** ( $T_1=$ ,  $T_2=$ ,  $T_3=$ )
- 2 Sätt upp en tabell med
  - **"Detta tillstånd"** (Alla kombinationer av  $Q_1$ ,  $Q_2$ ,  $Q_3$ )
  - **Insignaler** ( $T_1$ ,  $T_2$ ,  $T_3$ )
  - **"Nästa tillstånd"** ( $Q_1^+$ ,  $Q_2^+$ ,  $Q_3^+$ )
- 3 Ange insignalernas värden i tabellen och----
- 4 ange vad "nästa tillstånd" blir
- 5 Rita slutligen en **tillståndsgraf**

# Analys räknare

s5.23



1)

$T_1 = 1$   
 $T_2 = Q_1$   
 $T_3 = Q_1 Q_2$

Funktionstabell

T	Q <sup>+</sup>
0	Q
1	Q'

2)

Detta Tillstånd			Insignaler			Nästa Tillstånd		
Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>	T <sub>3</sub>	T <sub>2</sub>	T <sub>1</sub>	Q <sub>3</sub> <sup>+</sup>	Q <sub>2</sub> <sup>+</sup>	Q <sub>1</sub> <sup>+</sup>
0	0	0	0	0	1	0	0	1
0	0	1	0	1	1	0	1	0
0	1	0	0	0	1	0	1	1
0	1	1	1	1	1	1	0	0
1	0	0	0	0	1	1	0	1
1	0	1	0	1	1	1	1	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0

3)

4)

# Analys räknare


s5.26

## Tillståndsdigram:


Fördelar:

Vi ser funktionen.

Vi upptäcker om vi har gjort fel!




$Q_3$	$Q_2$	$Q_1$	$Q_3^+$	$Q_2^+$	$Q_1^+$
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0



# Uppgift 88

Välj en JK-vippa och anslut Q'-utgången till J-ingången.  
 Ettställ de övriga ingångarna.  
 Ge ett antal klockpulser och observera att utgångarna



***Gör Uppgift 88***

**FOKUS PÅ**


## Dagens mål. Du ska kunna:

- ▶ Beskriva Processorns Arbets sätt
  - ▶ Ange styrsignalsekvens för RESET
  - ▶ Ange styrsignalsekvens för FETCH
  - ▶ Ange styrsignalsekvenser för olika EXECUTE-faser
- ▶ Konstruera och använda JK- och T-vippa
- ▶ Kunna analysera räknare
- ▶ **Ta fram Excitationstabeller**

**Läs smart!  
Lär dig mer!**

# Syntes Räknare

Konstruera en räknare som räknar sekvensen  
0-1-2-3-...-14-15-0-1 osv.



Vi vet "Detta tillstånd"

Vi vet "Nästa tillstånd"


VAD SKA VIPPORNAS INSNALER VARA  
FÖR ATT HAMNA I "NÄSTA TILLSTÅND"????

⇒ NY TABELL

Utsignaler				Insignaler											
Detta tillstånd Q				Nästa tillstånd Q <sup>+</sup>				J <sub>3</sub>	K <sub>3</sub>	J <sub>2</sub>	K <sub>2</sub>	J <sub>1</sub>	K <sub>1</sub>	J <sub>0</sub>	K <sub>0</sub>
q3	q2	q1	q0	q3 <sup>+</sup>	q2 <sup>+</sup>	q1 <sup>+</sup>	q0 <sup>+</sup>								
0	0	0	0												
0	0	0	1												
0	0	1	0												
0	0	1	1												
0	1	0													
0	1														
0	1														
0			1												
			0												
		0	1												
	0	1	0												
1	0	1	1												
1	1	0	0												
1	1	0	1												
1	1	1	0												
1	1	1	1												

*Alla kombinationer  
Av "Detta Tillstånd"*

*Fyll i "Nästa  
Tillstånd"*



# Excitationstabeller - *forts*

Kmp s 5.18

Vad blir utgången  $Q^+$   
om insignalen är.....

Funktionstabell

J	K	$Q^+$
0	0	$Q$
0	1	0
1	0	1
1	1	$Q'$

Vad skall ingången vara  
om tillståndsändringen i  
 $Q \rightarrow Q^+$  är.....

Excitationstabell

Q	$Q^+$	J	K
0	0		
0	1		
1	0		
1	1		



## Veckans mål:

- Koppla samman register och ALU till en dataväg
- Förstå hur minne är uppbyggd, ansluta detta till datavägen
- Program och hur detta lagras i minne
- Fatta hur datorn startar och arbetar
- Räknare och mera vippor

## Dagens mål. Du ska kunna:

- ▶ Konstruera räknare
- ▶ Använda räknaren 74HC163
- ▶ Konstruera en Fast kopplat styrenhet till FLEX
  - ▶ Implementera RESET-fasen i FLEX
  - ▶ Implementera FETCH-fasen i FLEX
  - ▶ Implementera olika EXECUTE-faser i FLEX

**Läs smart!  
Lär dig mer!**

Utsignaler				Insignaler											
Detta tillstånd Q				Nästa tillstånd Q <sup>+</sup>				J <sub>3</sub>	K <sub>3</sub>	J <sub>2</sub>	K <sub>2</sub>	J <sub>1</sub>	K <sub>1</sub>	J <sub>0</sub>	K <sub>0</sub>
q3	q2	q1	q0	q3 <sup>+</sup>	q2 <sup>+</sup>	q1 <sup>+</sup>	q0 <sup>+</sup>								
0	0	0	0												
0	0	0	1												
0	0	1	0												
0	0	1	1												
0	1	0	0												
0	1	0	1												
0	1	1	0												
0	1	1	1												
1	0	0	0												
1	0	0	1												
1	0	1	0												
1	0	1	1												
1	1	0	0												
1	1	0	1												
1	1	1	0												
1	1	1	1												

Alla kombinationer  
Av "Detta Tillstånd"

Vi vet alla  
"Nästa Tillstånd"

Fyll i Vippornas Insignaler

# Arbetsgång - syntes räknare


*Konstruera en räknare som räknar sekvensen ????*

- 1 Rita en **tillståndsgraf**
- 2 Sätt upp en **tabell** med:
  - "**Detta** tillstånd" (Alla kombinationer av  $Q_1, Q_2, Q_3$ )
  - "**Nästa** tillstånd" ( $Q_1^+, Q_2^+, Q_3^+$ )
  - Vippornas **Insignaler**
- 3 Ange "**Nästa tillstånd**" i tabellen
- 4 Använd vippornas excitationstabell och ange **vippornas insignaler**
- 5 **Minimera** uttrycken för insignalerna
- 6 **Realisera** räknaren

# Uppgift 93

Konstruera en räknare som räknar sekvensen  
0-1-2-3-...-14-15-0-1 osv.

Räknaren skall realiseras med JK-vippor grindar tillgängliga i  
Kopplingsboxen




## Dagens mål. Du ska kunna:

- ▶ Konstruera räknare
- ▶ **Använda räknaren 74HC163**
- ▶ Konstruera en Fast kopplat styrenhet till FLEX
  - ▶ Implementera RESET-fasen i FLEX
  - ▶ Implementera FETCH-fasen i FLEX
  - ▶ Implementera olika EXECUTE-faser i FLEX

**Läs smart!  
Lär dig mer!**

# Uppgift 96 -Räknaren 74HC163



Grönt = etta



**Gör uppgift 96**

## Dagens mål. Du ska kunna:

- ▶ Konstruera räknare
- ▶ Använda räknaren 74HC163
- ▶ **Konstruera en Fast kopplat styrenhet till FLEX**
  - ▶ Implementera RESET-fasen i FLEX
  - ▶ Implementera FETCH-fasen i FLEX
  - ▶ Implementera olika EXECUTE-faser i FLEX


**Läs smart!  
Lär dig mer!**

# Styrenheten






# Styrenheten - forts



# Styrenheten - forts

Arb s 123







Mask. prog  
i minnet

Tillhörande  
assemblerprog

Adr.			
0C	10	LDAB	#\$23
0D	23		
0E	29	ADDB	\$F3
0F	F3		
10	02	TFR	B,A
11	4F	CMPB	#\$03
12	03		
13	61	BLO	\$29
14	13		

*Aktivera*






# Styrenheten - forts

Arb s 125

Avkodade  
insignaler till  
styrenheten

AND-OR  
area

Utsignal från  
styrenheten



Booleskt uttryck:

$$LD_A = Q_5 \cdot I_{02} + Q_5 \cdot I_{04} + Q_6 \cdot I_{07} + \dots + Q_9 \cdot I_{AD}$$

## Dagens mål. Du ska kunna:


- ▶ Konstruera räknare
- ▶ Använda räknaren 74HC163
- ▶ Konstruera en Fast kopplat styrenhet till FLEX
  - ▶ **Implementera RESET-fasen i FLEX**
  - ▶ Implementera FETCH-fasen i FLEX
  - ▶ Implementera olika EXECUTE-faser i FLEX

**Läs smart!  
Lär dig mer!**


# Processorns arbetssätt – RESET

Arb s 95

PC: Programräknare  
(Pekar på nästa instruktion)




# Processorns arbetssätt - RESET




Tillstånd	Summaterm	RTN-beskrivning	Styrsignaler (=1)
$Q_0$	$Q_0$	$FF_{16} \rightarrow R$	$f_3, f_2, f_1, f_0, LD_R$
$Q_1$	$Q_1$	$R \rightarrow MA$	$OE_R, LD_{MA}$
$Q_2$	$Q_2$	$M \rightarrow PC$	$MR, LD_{PC}$



# Processorns arbetssätt - FETCH




Tillstånd	Summaterm	RTN-beskrivning	Styrsignaler (=1)
$Q_3$	$Q_3$	$PC \rightarrow MA$ $PC+1 \rightarrow PC$	$OE_{PC}$ , $LD_{MA}$ $Inc_{PC}$
$Q_4$	$Q_4$	$M \rightarrow I$	$MR$ , $LD_I$



*Instruktion:*      *Format:*  
**LDAA #Data**    **Ord1: OP**  
**(LDAA #\$55)**    **Ord2: D**

Tillstånd	Summaterm	RTN-beskrivning	Styrsignaler (=1)
<b>Q<sub>5</sub></b>	<b>Q<sub>5</sub> * I<sub>0F</sub></b>	<b>PC → MA</b> <b>PC+1 → PC</b>	<b>OE<sub>PC</sub>, LD<sub>MA</sub></b> <b>IncPC</b>
<b>Q<sub>6</sub></b>	<b>Q<sub>6</sub> * I<sub>0F</sub></b>	<b>M → A</b>	<b>MR, LD<sub>A</sub>, NF</b>



Tillstå	Summater	RTN-beskrivning	Styrsignaler (=1)
1	struktionsnr (OP-kod) AND State xx		
	I91 * Q5	Y → Z	
	I91 * Q6	Q → P	
	I91 * Q7	W → U	NF

LDAB #23  
 ADDB \$F3

# Aktivera "Processorns arbetssätt"

