

## Maskinorienterad Programmering 2010/2011

CPU12 Reference Guide  
Stencil: "Assemblerprogrammering.pdf"

Ur innehållet:

- Parameteröverföring
- Positionsoberoende kod
- Räknarkretsar ("TIMERS")
- Pulsbreddsmodulering ("PWM")
- Analog-/Digital- omvandling ("AD")
- Seriekommunikation ("SCI")

## Parameteröverföring till/från subrutiner

- Via register
- Via stacken
- "In Line"

## Parameteröverföring via register

Antag att vi alltid använder register D, X, Y (i denna ordning) för parametrar som skickas till en subrutin. Då kan funktionsanropet (subrutinanropet)

```
dummyfunc(1a, 1b, 1c);
```

översätts till:

```
LDD 1a
LDX 1b
LDY 1c
BSR dummyfunc
```

Då vi kodar subrutinen `dummyfunc` vet vi (på grund av våra regler) att den första parametern skickas i D, den andra i X och den tredje i Y (osv).

Metoden är enkel och ger bra prestanda.  
Begränsat antal parametrar kan överföras.

## Returvärden via register

Register väljs, beroende på returvärdets typ (storlek), HCS12-exempel

Storlek	Benämning	C-typ	Register
8 bitar	byte	char	B
16 bitar	word	short int	D
32 bitar	long	long int	Y/D

En regel (konvention) bestäms och följs därefter vid kodning av samtliga subrutiner

## ”Lokala variabler” – stacken för temporär lagring

```
; dummyfunc(la,lb,lc);
```

```
dummyfunc:
; parametrar finns i register,
; spara på stacken
    STD    2,-SP
    STX    2,-SP
    ----  här används registren för andra syften
    ----
; återställ ursprungliga parametrar från stacken
    LDD    2,SP
    LDX    0,SP
    ---
    ---
    LEAS   4,SP ; återställ stackpekare
    RTS
```

Adress	Innehåll	SP före	SP efter
3000		◀	
2FFF	D.lsb		
2FFE	D.msb		
2FFD	X.lsb		
2FFC	X.msb		◀
2FFB			

## Parameteröverföring via stacken

Antag att listan av parametrar som skickas till en subrutin behandlas från höger till vänster. Då kan

```
dummyfunc(la,lb,lc);
```

Översätts till:

```
LDD    lc
PSHD
; (alternativt STD    2,-SP)
LDD    lb
PSHD
LDD    la
PSHD
BSR    dummyfunc
LEAS   6,SP
```

Innehåll	Kommentar	Adressering via SP i subrutinen
lc.lsb	Parameter lc	
lc.msb		6,SP
lb.lsb	Parameter lb	
lb.msb		4,SP
la.lsb	Parameter la	
la.msb		2,SP
PC.lsb	Återhopsadress, placeras här vid BSR	0,SP
PC.msb		

```
dummyfunc:
    . . .
    LDD    2,SP
; parameter la till register D
    . . .
    LDD    4,SP
; parameter lb till register D
    . . .
    LDD    6,SP
;parameter lc till register D
```

## Parameteröverföring ”In Line”

”In line” parameteröverföring, värdet 10 ska överföras till en subrutin:

```
BSR    dummyfunc
FCB    10
. . .
```

```
dummyfunc:
    LDAB   [0,SP] ; parameter->B
    LDX    0,SP   ; återhopsadress->X
    INX    ; modifiera ..
    STX    0,SP   ; .. tillbaks till stack
    . . .
    . . .
    . . .
    RTS
```

## Positionsoberoende kod

```
main:   ORG    $1000
        NOP
        JMP    main
```

Genererad kod:  
A7 06 10 00  
Den *absoluta* adressen till symbolen main är kodad i instruktionen.

```
main:   ORG    $1000
        NOP
        BRA    main
```

Genererad kod:  
A7 20 FD  
Adressen till main anges som en offset till programräknaren (FD=-3, PC-relativ)

POSITIONSOBEROENDE (”PIC”, Position Independent Code)

## Relokering

Antag att vi vill "flytta" maskinkod från en startadress till en annan (Relokera kod).

PIC: Bara kopiera från källadress till destination.

EJ PIC: Absoluta adresser måste "räknas om" (kräver relokeringsinformation, dvs VILKA adresser innehåller referenser till absoluta adresser, etc.)

## CRG, Clock Reset Generator


HCS12 har programmerbar arbetstakt . Kontrolleras från CRG-modul.

Address Offset	Use	Access
\$_00	CRG Synthesizer Register (SYNR)	RW
\$_01	CRG Reference Divider Register (REFDV)	RW
\$_02	CRG Test Flags Register (CTFLG) <sup>1</sup>	RW
\$_03	CRG Flags Register (CRGFLG)	RW
\$_04	CRG Interrupt Enable Register (CRGINI)	RW
\$_05	CRG Clock Select Register (CLKSEL)	RW
\$_06	CRG PLL Control Register (PLLCTL)	RW
\$_07	CRG RTI Control Register (RTICTL)	RW
\$_08	CRG COP Control Register (COPCTL)	RW
\$_09	CRG Force and Bypass Test Register (FORBYPP) <sup>2</sup>	RW
\$_0A	CRG Test Control Register (CTCTL) <sup>3</sup>	RW
\$_0B	CRG COP Arm/Timer Reset (ARMCOP)	RW

NOTES:  
1. CTFLG is intended for factory test purposes only.  
2. FORBYPP is intended for factory test purposes only.  
3. CTCTL is intended for factory test purposes only.

$$PLLCLK = 2 \times OSCCLK \times \frac{(SYNR + 1)}{(REFDV + 1)}$$

$$BusClock (E) = PLLCLK / 2$$



## EXEMPEL: Bestäm busfrekvens

Antag 8 MHz kristall.

PLLCLK får aldrig vara *mindre än* OSCCLK eftersom detta äventyrar stabilitetsvillkoren i oscillatoren.

PLLCLK/2 får aldrig vara *större än* nominella arbetsfrekvensen hos kretsen. För första generationens HCS12 innebär detta att PLLCLK/2 < 25 MHz.

$$50MHz > 2 \times 8MHz \times \frac{(SYNR + 1)}{(REFDV + 1)}$$

Sätt:  
SYNR = 5 och REFDV = 1

$$2 \times 8MHz \times \frac{(5 + 1)}{(1 + 1)} = 2 \times 8 \times 3MHz = 48MHz$$

Basadress = \$34

Algorithm:

1. Skriv nya värden till SYNR, REFDV.

2. Vänta tills kretsen "läser" (LOCK=1)

3. Växla till PLL (sätt PPLSEL=1)

Clock Reset Generator (CRG)										Mnemonic	Namn
Offset	7	6	5	4	3	2	1	0			
\$34	R	0	0	SYN5	SYN4	SYN3	SYN2	SYN1	SYN0	SYNR	Synthesizer Register
\$35	R	0	0	0	0	REFDV3	REFDV2	REFDV1	REFDV0	REFDV	Reference Divide Register
\$36	R	0	0	0	0	0	0	0	0	CTFLG	*)Test Flags Register
\$37	R	RTIF	PORF	LVRP	LOCKIF	LOCK	SCMIB	SCMIF	SCM	CRGFLG	Flags Register
\$38	R	RTIE	0	0	LOCKIE	0	0	0	0	CRGINI	Interrupt Enable Register
\$39	R	PPLSEL	PSTP	SYSWAI	ROAWAI	PLLWAI	CWAI	RTWAI	COPWAI	CLKSEL	Clock Select Register
\$3A	R	CME	PLLON	AUTO	AOQ	0	PRE	PCE	SCME	PLLCTL	PLL Control Register
\$3B	R	0	RTR6	RTR5	RTR4	RTR3	RTR2	RTR1	RTR0	RTICTL	RTI Control Register
\$3C	R	WCOP	RSBCK	0	0	0	CR2	CR1	CR0	COPCTL	COP Control Register
\$3D	R	0	0	0	0	0	0	0	0	FORBYPP	*)Force and Bypass Test Register
\$3E	R	0	0	0	0	0	0	0	0	CTCTL	*)Test Control Register
\$3F	R	0	0	0	0	0	0	0	0	ARMCOP	COP Arm/Timer Reset
	W	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		

## ..programmering..

```
* Generisk kod för programmerad arbetstakt...
MOV  #REFDVVal,REFDV
MOV  #SYNRVal,SYNR

wait:
BRCLR CRGFLG,#LOCK,wait ; vänta tills PLL låst...
BSET  CLKSEL,#PLLSEL ; växla systemklocka till PLL.
```

### \* Adressdefinitioner för register

```
REFDV EQU $35
SYNR EQU $34
CRGFLG EQU $37
CLKSEL EQU $39
```


### \* Bitdefinitioner

```
PLLSEL EQU $80
LOCK EQU 8
```

### \* Registervärden

```
REFDVVal: EQU 1
SYNRVal: EQU 5
```

## Räknarkrets ("timer"), principiell funktion



## Realtidsklocka i HCS12

Address Offset	Use	Access
\$_00	CRG Synthesizer Register (SYNR)	R/W
\$_01	CRG Reference Divider Register (REFDV)	R/W
\$_02	CRG Test Flags Register (CTFLG) <sup>1</sup>	R/W
\$_03	CRG Flags Register (CRGFLG)	R/W
\$_04	CRG Interrupt Enable Register (CRGINT)	R/W
\$_05	CRG Clock Select Register (CLKSEL)	R/W
\$_06	CRG PLL Control Register (PLLCTL)	R/W
\$_07	CRG RII Control Register (RIIC1L)	R/W
\$_08	CRG COP Control Register (COPCTL)	R/W
\$_09	CRG Force and Bypass Test Register (FORBYP) <sup>2</sup>	R/W
\$_0A	CRG Test Control Register (CTCTL) <sup>3</sup>	R/W
\$_0B	CRG COP Arm/Timer Reset (ARMCOPI)	R/W

Tre olika register används för realtidsklockan

NOTES:  
1. CTFLG is intended for factory test purposes only.  
2. FORBYP is intended for factory test purposes only.  
3. CTCTL is intended for factory test purposes only.

## Realtidsklocka i HCS12, initiering

Algorithm, initiering

2. Aktivera avbrott från kretsen

1. Skriv tidbas för avbrottsintervall till RTICTL

Clock Reset Generator (CRG)												
Offset	7	6	5	4	3	2	1	0	Mnemonic	Namn		
\$34	R	0	0	SYN5	SYN4	SYN3	SYN2	SYN1	SYN0	SYNR	Synthesizer Register	
\$35	R	0	0	0	0	REFDV3	REFDV2	REFDV1	REFDV0	REFDV	Reference Divide Register	
\$36	R	0	0	0	0	0	0	0	0	CTFLG	*)Test Flags Register	
\$37	R	RTIF	PORF	LVRP	LOCKIF	LOCK	SCMIE	SCMIF	SCM	CRGFLG	Flags Register	
\$38	R	RTIE	0	0	LOCKIE	0	0	SCMIE	0	CRGINT	Interrupt Enable Register	
\$39	R	PLLSEL	PSTP	SYSWAI	ROAWAI	PLLWAI	CWAI	RTWAI	COPWAI	CLKSEL	Clock Select Register	
\$3A	R	CME	PLLON	AUTO	AOQ	0	PRE	PCE	SCME	PLLCTL	PLL Control Register	
\$3B	R	0	RTR6	RTR5	RTR4	RTR3	RTR2	RTR1	RTR0	RTICTL	RTI Control Register	
\$3C	R	W	WCOP	RSBCK	0	0	0	CR2	CR1	CR0	COPCTL	COP Control Register
\$3D	R	0	0	0	0	0	0	0	0	FORBYP	*)Force and Bypass Test Register	
\$3E	R	0	0	0	0	0	0	0	0	CTCTL	*)Test Control Register	
\$3F	R	0	0	0	0	0	0	0	0	ARMCOPI	COP Arm/Timer Reset	
	W	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0			

## "Prescaler" för räknarkretsen $\frac{OSCCLK}{RTR} = RTIfreq$

RTR [3:0]	RTR[6:4]							
	000 (OFF)	001	010	011	100	101	110	111
0000	OFF	2 <sup>10</sup>	2 <sup>11</sup>	2 <sup>12</sup>	2 <sup>13</sup>	2 <sup>14</sup>	2 <sup>15</sup>	2 <sup>16</sup>
0001	OFF	2x2 <sup>10</sup>	2x2 <sup>11</sup>	2x2 <sup>12</sup>	2x2 <sup>13</sup>	2x2 <sup>14</sup>	2x2 <sup>15</sup>	2x2 <sup>16</sup>
0010	OFF	3x2 <sup>10</sup>	3x2 <sup>11</sup>	3x2 <sup>12</sup>	3x2 <sup>13</sup>	3x2 <sup>14</sup>	3x2 <sup>15</sup>	3x2 <sup>16</sup>
0011	OFF	4x2 <sup>10</sup>	4x2 <sup>11</sup>	4x2 <sup>12</sup>	4x2 <sup>13</sup>	4x2 <sup>14</sup>	4x2 <sup>15</sup>	4x2 <sup>16</sup>
0100	OFF	5x2 <sup>10</sup>	5x2 <sup>11</sup>	5x2 <sup>12</sup>	5x2 <sup>13</sup>	5x2 <sup>14</sup>	5x2 <sup>15</sup>	5x2 <sup>16</sup>
0101	OFF	6x2 <sup>10</sup>	6x2 <sup>11</sup>	6x2 <sup>12</sup>	6x2 <sup>13</sup>	6x2 <sup>14</sup>	6x2 <sup>15</sup>	6x2 <sup>16</sup>
0110	OFF	7x2 <sup>10</sup>	7x2 <sup>11</sup>	7x2 <sup>12</sup>	7x2 <sup>13</sup>	7x2 <sup>14</sup>	7x2 <sup>15</sup>	7x2 <sup>16</sup>
0111	OFF	8x2 <sup>10</sup>	8x2 <sup>11</sup>	8x2 <sup>12</sup>	8x2 <sup>13</sup>	8x2 <sup>14</sup>	8x2 <sup>15</sup>	8x2 <sup>16</sup>
1000	OFF	9x2 <sup>10</sup>	9x2 <sup>11</sup>	9x2 <sup>12</sup>	9x2 <sup>13</sup>	9x2 <sup>14</sup>	9x2 <sup>15</sup>	9x2 <sup>16</sup>
1001	OFF	10x2 <sup>10</sup>	10x2 <sup>11</sup>	10x2 <sup>12</sup>	10x2 <sup>13</sup>	10x2 <sup>14</sup>	10x2 <sup>15</sup>	10x2 <sup>16</sup>
1010	OFF	11x2 <sup>10</sup>	11x2 <sup>11</sup>	11x2 <sup>12</sup>	11x2 <sup>13</sup>	11x2 <sup>14</sup>	11x2 <sup>15</sup>	11x2 <sup>16</sup>
1011	OFF	12x2 <sup>10</sup>	12x2 <sup>11</sup>	12x2 <sup>12</sup>	12x2 <sup>13</sup>	12x2 <sup>14</sup>	12x2 <sup>15</sup>	12x2 <sup>16</sup>
1100	OFF	13x2 <sup>10</sup>	13x2 <sup>11</sup>	13x2 <sup>12</sup>	13x2 <sup>13</sup>	13x2 <sup>14</sup>	13x2 <sup>15</sup>	13x2 <sup>16</sup>
1101	OFF	14x2 <sup>10</sup>	14x2 <sup>11</sup>	14x2 <sup>12</sup>	14x2 <sup>13</sup>	14x2 <sup>14</sup>	14x2 <sup>15</sup>	14x2 <sup>16</sup>
1110	OFF	15x2 <sup>10</sup>	15x2 <sup>11</sup>	15x2 <sup>12</sup>	15x2 <sup>13</sup>	15x2 <sup>14</sup>	15x2 <sup>15</sup>	15x2 <sup>16</sup>
1111	OFF	16x2 <sup>10</sup>	16x2 <sup>11</sup>	16x2 <sup>12</sup>	16x2 <sup>13</sup>	16x2 <sup>14</sup>	16x2 <sup>15</sup>	16x2 <sup>16</sup>

## Beräkning av tidbas

$$\frac{OSCCLK}{RTR} = RTIfreq \Rightarrow \frac{8 \times 10^6}{RTR} = \frac{1}{10^{-2}} \Rightarrow RTR = x \times 2^y = 8 \times 10^4$$

(Se även exempel i "Stencil 2")

Den bästa approximationen har vi för

RTR = 100 1001 = \$49, som medför: 10x2<sup>13</sup> = 81920

Eftersom detta värde är något större än det exakta, kommer vi att få en något längre periodtid, nämligen:

$$\text{avbrottsfrekvens} = 8 \times 10^6 / 81920 = 97.656 \text{ Hz}$$

vilket ger periodtiden:

$$0.01024 \text{ s} = 10,24 \text{ ms.}$$

Klockan kommer alltså att "gå för sakta" som en följd av detta systematiska fel.

## .. Program för initiering..

```
; Adressdefinitioner
CRGINT EQU $38
RTICTL EQU $3B
```

```
timer_init:
; Initiera RTC avbrottsfrekvens
; Skriv tidbas för avbrottsintervall till RTICTL
MOVW #49,RTICTL
; Aktivera avbrott från CRG-modul
MOVW #80,CRGINT
RTS
```

Anmärkning: Det är olämpligt att använda detta värde då programmet testas i simulator, använd då i stället det kortast tänkbara avbrottsintervallet enligt;

```
; Skriv tidbas för avbrottsintervall till RTICTL
MOVW #10,RTICTL ; För simulator
```

## Realtidsklocka i HCS12, vid avbrott

Algorithm, kvittera avbrott

1. RTIF = 1

Clock Reset Generator (CRG)										Mnemonic	Namn
Offset	7	6	5	4	3	2	1	0			
\$34	R	0	0	SYN5	SYN4	SYN3	SYN2	SYN1	SYNO	SYNR	Synthesizer Register
\$35	R	0	0	0	0	REFDV	REFDV	REFDV	REFDV	REFDV	Reference Divide Register
\$36	R	0	0	0	0	0	0	0	0	CTPLG	*)Test Flags Register
\$37	R	RTIF	PORF	LVRF	LOCKIF	LOCK	SCMIE	SCMIF	SCM	CRGFLG	Flags Register
\$38	R	RTIE			LOCKIE	0	0	0	0	CRGINT	Interrupt Enable Register
\$39	R	PLLSEL	PSTP	SYSWAI	ROAWAI	PLLWAI	CWAI	RTIWAI	COPWAI	CLKSEL	Clock Select Register
\$3A	R	CME	PLLON	AUTO	AOQ	0	PRE	PCE	SCME	PLLCTL	PLL Control Register
\$3B	R	0	RTR6	RTR5	RTR4	RTR3	RTR2	RTR1	RTR0	RTICTL	RTI Control Register
\$3C	R	WCOP	RSBCK	0	0	0	CR2	CR1	CR0	COPCTL	COP Control Register
\$3D	R	0	0	0	0	0	0	0	0	FORBYP	*)Force and Bypass Test Register
\$3E	R	0	0	0	0	0	0	0	0	CTCTL	*)Test Control Register
\$3F	R	0	0	0	0	0	0	0	0	ARM COP	COP Arm/Timer Reset
	W	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		

## Realtidsklocka i HCS12, avbrotts hantering

```


; Adressdefinition
CRGFLG EQU    $37

timer_interrupt:
; Kvitтера avbrott från RTC
    BSET    CRGFLG, #80
    RTI

; Avbrottsvektor på plats...
    ORG    $FFF0
    FDB    timer_interrupt
    
```

Address (hex)	Funktion
FFF0	Real Time Interrupt
FFEE	Enhanced Capture Timer channel
FFEC	Enhanced Capture Timer channel 1
FFEA	Enhanced Capture Timer channel 2
....	....
FF8E	Port P Interrupt
FF8C	PWM Emergency Shutdown
FF8A-FF80	Reserverade

## Realtidsklocka med hög upplösning



"Enhanced Capture Timer" (ECT)  
En maskincykelns noggrannhet

EXEMPEL:  
Arbetstakt= 24 MHz  
PERIOD = 24 000  
Intervall = 1 ms  
Noggrannhet = 1/24 000 000  
sek.  $\approx 41,7 \times 10^{-9}$  sek.

## Programexempel

```

TIOS EQU    $40
TCNT EQU    $44
TIE EQU    $4C
TFLG1 EQU   $4E
TOC_0 EQU   $50

PERIOD EQU   24000

Init:  MOVB   #1, TIOS ; ch 0 är OC
       MOVB   #1, TIE ; tillåt IRQ
       LDD   TCNT   ; aktuell cykel
       ADDD  #PERIOD ; addera period
       STD   TOC_0  ; nästa avbrott
       RTS


       ORG   $FFEE
       FDB   TOCirq
    
```

```

TOCirq : MOVB   #1, TFLG1 ; kvittera
        LDD   TCNT   ; ny period
        ADDD  #PERIOD
        STD   TOC_0
        RTI
    
```

Address (hex)	Funktion
FFF0	Real Time Interrupt
FFEE	Enhanced Capture Timer channel 0
FFEC	Enhanced Capture Timer channel 1
FFEA	Enhanced Capture Timer channel 2
....	....
FF8E	Port P Interrupt
FF8C	PWM Emergency Shutdown
FF8A-FF80	Reserverade



## Pulsbreddsmodulering (PWM)




$$U_{out} = \frac{duty\ cycle}{period} U$$

Period och "duty-cycle" är programmerbart

## PWM-styrning



8 \* 8 bitars  
eller  
4 \* 16 bitars räknare



## Programexempel

Address	Use	Access
5_50	PWM Enable Register (PWME)	RW
5_51	PWM Inverse Register (PWPOL)	RW
5_52	PWM Clock Select Register (PWPCLCK)	RW
5_53	PWM Prescale Clock Select Register (PWPMSCLK)	RW
5_54	PWM Center Align Enable Register (PWCENAE)	RW
5_55	PWM Control Register (PWCNTL)	RW
5_56	PWM Test Register (PWMTST)	RW
5_57	PWM Prescale Counter Register (PWPMSRC)	RW
5_58	PWM Scale A Register (PWPMSCLA)	RW
5_59	PWM Scale B Register (PWPMSCLB)	RW
5_5A	PWM Scale A Counter Register (PWPMSCNTA)	RW
5_5B	PWM Scale B Counter Register (PWPMSCNTB)	RW
5_5C	PWM Channel 0 Counter Register (PWCNT0)	RW
5_5D	PWM Channel 1 Counter Register (PWCNT1)	RW
5_5E	PWM Channel 2 Counter Register (PWCNT2)	RW
5_5F	PWM Channel 3 Counter Register (PWCNT3)	RW
5_50	PWM Channel 4 Counter Register (PWCNT4)	RW
5_51	PWM Channel 5 Counter Register (PWCNT5)	RW
5_52	PWM Channel 6 Counter Register (PWCNT6)	RW
5_53	PWM Channel 7 Counter Register (PWCNT7)	RW
5_54	PWM Channel 0 Period Register (PWPERR0)	RW
5_55	PWM Channel 1 Period Register (PWPERR1)	RW
5_56	PWM Channel 2 Period Register (PWPERR2)	RW
5_57	PWM Channel 3 Period Register (PWPERR3)	RW
5_58	PWM Channel 4 Period Register (PWPERR4)	RW
5_59	PWM Channel 5 Period Register (PWPERR5)	RW
5_5A	PWM Channel 6 Period Register (PWPERR6)	RW
5_5B	PWM Channel 7 Period Register (PWPERR7)	RW
5_5C	PWM Channel 0 Duty Register (PWMDFY0)	RW
5_5D	PWM Channel 1 Duty Register (PWMDFY1)	RW
5_5E	PWM Channel 2 Duty Register (PWMDFY2)	RW
5_5F	PWM Channel 3 Duty Register (PWMDFY3)	RW
5_50	PWM Channel 4 Duty Register (PWMDFY4)	RW
5_51	PWM Channel 5 Duty Register (PWMDFY5)	RW
5_52	PWM Channel 6 Duty Register (PWMDFY6)	RW
5_53	PWM Channel 7 Duty Register (PWMDFY7)	RW
5_54	PWM Shutdown Register (PWSHDA)	RW
5_55	Reserved	R
5_56	Reserved	R
5_57	Reserved	R

```

; PWM initiering
PWME      EQU      $A0
PWPOL     EQU      $A1
PWPMSCLK  EQU      $A3
PWPERR0   EQU      $B4
PWPDMTY0  EQU      $BC

; låg nivå startar period
CLR       PWPOL


; c:a 4 ms periodtid
MOVB     #$77, PWPMSCLK

; pwm kanal 0
MOVB     #$FF, PWPERR0


; börja med 80% duty cycle..
MOVB     #$D0, PWPDMTY0

; aktivera kanal 0
MOVB     #1, PWME
    
```

## Analog-/Digital- omvandling







Multiplex  
8 kanaler.

## Programexempel

Address Offset	Use	Access
\$_D0	ATD Control Register 0 (ATDCTL0) <sup>1</sup>	R
\$_D1	ATD Control Register 1 (ATDCTL1) <sup>2</sup>	R
\$_D2	ATD Control Register 2 (ATDCTL2)	R/W
\$_D3	ATD Control Register 3 (ATDCTL3)	R/W
\$_D4	ATD Control Register 4 (ATDCTL4)	R/W
\$_D5	ATD Control Register 5 (ATDCTL5)	R/W
\$_D6	ATD Status Register 0 (ATDSTAT0)	R/W
\$_D7	Unimplemented	
\$_D8	ATD Test Register 0 (ATDTEST0) <sup>3</sup>	R
\$_D9	ATD Test Register 1 (ATDTEST1)	R/W
\$_DA	Unimplemented	
\$_DB	ATD Status Register 1 (ATDSTAT1)	R
\$_DC	Unimplemented	
\$_DD	ATD Input Enable Register (ATDDIEN)	R/W
\$_DE	Unimplemented	
\$_DF	Port Data Register (PORTAD)	R
\$_10_\$_11	ATD Result Register 0 (ATDDR0H, ATDDR0L)	R/W
\$_12_\$_13	ATD Result Register 1 (ATDDR1H, ATDDR1L)	R/W
\$_14_\$_15	ATD Result Register 2 (ATDDR2H, ATDDR2L)	R/W
\$_16_\$_17	ATD Result Register 3 (ATDDR3H, ATDDR3L)	R/W
\$_18_\$_19	ATD Result Register 4 (ATDDR4H, ATDDR4L)	R/W
\$_1A_\$_1B	ATD Result Register 5 (ATDDR5H, ATDDR5L)	R/W
\$_1C_\$_1D	ATD Result Register 6 (ATDDR6H, ATDDR6L)	R/W
\$_1E_\$_1F	ATD Result Register 7 (ATDDR7H, ATDDR7L)	R/W

```

; AD initiering
; Högerjustera resultat, unipolärt
; kontinuerlig mode (scan), AD kanal 6

```

```
MOVW    #$_A6, ATDCTL5
```

```
; upplösning
```

```
MOVW    #$_E5, ATDCTL4
```

```
; en konverteringssekvens
```

```
MOVW    #$_40, ATDCTL3
```

```
; normal mode
```

```
MOVW    #$_C0, ATDCTL2
```

```
; Vänta tills omvandling klar
```

```
wAD:
```


```
BRCLR   ATD0STAT0, #$_80, wAD
```

```
; När resultat färdigt, läs
```


```
LDAB    ATD0DR0L
```

```
...
```


## Seriekommunikation, SCI



## Sändare



## Mottagare




Sändare och mottagares klockor går i samma takt



## RS232 – överföring av tecknet 'z'

tecknet "z" representeras av bitmönstret "0111 1010" (ASCII-tecken).



## Initiering, "busy-wait"

Basadress = \$C8

Algorithm:  
1. Initiera  
BAUDRATE

2. Aktivera  
Transmitter  
Receiver

Serial Communication Interface (SCI)											
Offset	7	6	5	4	3	2	1	0	Mnemonic	Namn	
\$00	R	0	0	0	SBR12	SBR11	SBR10	SBR9	SBR8	SCIBDH	Baud Rate Register High
	W										
\$01	R	SBR7	SBR6	SBR5	SBR4	SBR3	SBR2	SBR1	SBR0	SCIBDL	Baud Rate Register Low
	W										
\$02	R	LOOPS	SCISWAI	RSRC	M	WAKE	ILT	PE	PT	SCICR1	Control Register 1
	W										
\$03	R	TIE	TCIE	RIE	ILIE	TE	RE	RWU	SBK	SCICR2	Control Register 2
	W										
\$04	R	TDRE	TC	RDRF	IDLE	OR	NF	FE	PF	SCISR1	Status Register 1
	W										
\$05	R	0	0	0	0	0	BRK13	TXDIR	RAF	SCISR2	Status Register 2
	W										
\$06	R	R8	T8	0	0	0	0	0	0	SCIDRH	Data Register High
	W										
\$07	R	R7	R6	R5	R4	R3	R2	R1	R0	SCIDRL	Data Register Low
	W	T7	T6	T5	T4	T3	T2	T1	T0		

```

SCI0BD: EQU $C8 ; SCI 0 baudrate-register (16 bit).
SCI0CR2: EQU $CB ; SCI 0 styr-register 2.
; Bitdefinitioner, styrregister
TE: EQU $08 ; Transmitter enable.
RE: EQU $04 ; Receiver enable.
    
```

## Skriv tecken via SCI

Algorithm:  
TDRE =  
(Transmit Data Register Empty)  
  
1. Om TDRE=1  
SCIDRL=tecken

Serial Communication Interface (SCI)											
Offset	7	6	5	4	3	2	1	0	Mnemonic	Namn	
\$00	R	0	0	0	SBR12	SBR11	SBR10	SBR9	SBR8	SCIBDH	Baud Rate Register High
	W										
\$01	R	SBR7	SBR6	SBR5	SBR4	SBR3	SBR2	SBR1	SBR0	SCIBDL	Baud Rate Register Low
	W										
\$02	R	LOOPS	SCISWAI	RSRC	M	WAKE	ILT	PE	PT	SCICR1	Control Register 1
	W										
\$03	R	TIE	TCIE	RIE	ILIE	TE	RE	RWU	SBK	SCICR2	Control Register 2
	W										
\$04	R	TDRE	TC	RDRF	IDLE	OR	NF	FE	PF	SCISR1	Status Register 1
	W										
\$05	R	0	0	0	0	0	BRK13	TXDIR	RAF	SCISR2	Status Register 2
	W										
\$06	R	R8	T8	0	0	0	0	0	0	SCIDRH	Data Register High
	W										
\$07	R	R7	R6	R5	R4	R3	R2	R1	R0	SCIDRL	Data Register Low
	W	T7	T6	T5	T4	T3	T2	T1	T0		

```

SCI0SR1: EQU $CC ; SCI 0 status-register 1.
SCI0DRL: EQU $CF ; SCI 0 data-register låg byte.
; Bitdefinitioner, statusregister
TDRE: EQU $80 ; Transmit data register empty status bit.
    
```

## Läs tecken från SCI

Algorithm:  
RDRF =  
(Receive Data Register Full)

1. Om RDRF = 1  
tecken=SCIDRL

Serial Communication Interface (SCI)											
Offset	7	6	5	4	3	2	1	0	Mnemonic	Namn	
\$00	R	0	0	0	SBR12	SBR11	SBR10	SBR9	SBR8	SCIBDH	Baud Rate Register High
	W										
\$01	R	SBR7	SBR6	SBR5	SBR4	SBR3	SBR2	SBR1	SBR0	SCIBDL	Baud Rate Register Low
	W										
\$02	R	LOOPS	SCISWAI	RSRC	M	WAKE	ILT	PE	PT	SCICR1	Control Register 1
	W										
\$03	R	TIE	TCIE	RIE	ILIE	TE	RE	RWU	SBK	SCICR2	Control Register 2
	W										
\$04	R	TDRE	TC	RDRF	IDLE	OR	NF	FE	PF	SCISR1	Status Register 1
	W										
\$05	R	0	0	0	0	0	BRK13	TXDIR	RAF	SCISR2	Status Register 2
	W										
\$06	R	R8	T8	0	0	0	0	0	0	SCIDRH	Data Register High
	W										
\$07	R	R7	R6	R5	R4	R3	R2	R1	R0	SCIDRL	Data Register Low
	W	T7	T6	T5	T4	T3	T2	T1	T0		

```

SCI0SR1: EQU $CC ; SCI 0 status-register 1.
SCI0DRL: EQU $CF ; SCI 0 data-register låg byte.
; Bitdefinitioner, statusregister
RDRF: equ $20 ; Receive data register full status bit.
    
```

## Bestämna Baudrate-värde

$$BR = \frac{PLLCLK}{16 \times baudrate}$$

$$baudrate = \frac{PLLCLK}{16 \times BR}$$

9 600	$\frac{48 \times 10^6}{16 \times 9600} = 312,5$	$\frac{48 \times 10^6}{16 \times 312} \approx 9615$	$\frac{48 \times 10^6}{16 \times 313} \approx 9585$
57 600	$\frac{48 \times 10^6}{16 \times 57600} \approx 52,08333$	$\frac{48 \times 10^6}{16 \times 52} \approx 57692$	
256 000	$\frac{48 \times 10^6}{16 \times 256000} = 11,71875$	$\frac{48 \times 10^6}{16 \times 12} \approx 250000$	

```

Eclock:      EQU      8000000      ; 8 MHz
; BaudRate register värden, baserad på PLL-klocka
Baud9600:    EQU      (Eclock/(16*9600))
    
```

## Programmet...

```

; enkelt testprogram
ORG      $1000
JSR      serial_init
Loop: JSR      in      ; "eka" tecken
JSR      out
BRA      loop
    
```

```

; OUT tecken rutin
; Skriv tecken till SCIO
; Inparameter, register B: tecken.
out: BRCLR   SCIOSR1,#TDRE,out ; vänta till TDRF=1
STAB    SCIODRL ; skicka tecken ...
RTS
    
```

```

; IN tecken rutin
; Läs tecken från SCIO
; Returnera i register B
in: BRCLR   SCIOSR1,#RDRF,in ; vänta till RDRF=1
LDAB    SCIODRL ; läs tecken
RTS
    
```